降低高性能计算SoC设计能耗的最佳时机是什么？

今天是世界环境日，一个提醒我们关注我们的土地，我们的未来的日子。能源利用效率是可持续发展的关键所在。万物智能时代，海量数据的处理和人工智能技术的快速发展，给全球能源供给带来前所未有的压力。

据统计，数据中心和数据传输网络消耗了全球约1%的电力。人工智能日益普及，神经网络和大语言模型对底层硬件和软件基础架构的需求将急剧攀升。对于未来几年的电力影响，各方预测不尽相同。极端的预测是：能源消耗最终将超过全球电力供应。

无论哪种预测是正确的，超大规模数据中心的能耗都是必须要立即处理的迫切问题。那么，如何在不影响性能目标的前提下，为高性能计算（HPC）应用构建更节能的SoC呢？

本文将重点介绍为什么在一开始就解决设计的能效问题至关重要。我们还将进一步讨论有关低功耗设计的工具和技术。

追求优异的性能功耗比

云计算和AI模型正日益占据主导地位,实时数据处理和分析已成为许多应用不可或缺的功能。 以配备高级驾驶辅助系统（ADAS）的车辆为例，它们需要依赖实时处理和分析来确保关键安全功能可以正常发挥作用，比如 盲点检测和自动制动 。 海量数据（更不用说更大的AI模型）需要强大的算力，这已成为一个不可回避的事实。

一直以来，HPC应用非常看重性能表现。然而，随着对电网停电等不利事件的担忧与日俱增，人们越来越关注性能功耗比。正因为如此，我们开始注意到大家对全面提升能效的兴趣愈发浓厚。在某些情况下，性能会受到功耗或能耗的限制。有时，系统无法以目标速度运行，原因就在于其功耗太大。鉴于此，如果可以降低设计的能耗，并确保系统处于其功耗限制范围内，那么就有机会提高系统的运行速度，使其接近其性能极限。

但问题是，若是等到设计过程的最后阶段才考虑解决能效问题，往往已经来不及，因为到那时，架构已经定义好，许多设计决策已做出，其间的每一个决策都会对功耗产生影响。在物理实现过程中，有时确实可以从设计中压榨出一些功耗，但收效甚微。

我们需要的是一种整体左移思维，即设计团队首先要定义：高能效的架构应该是什么样子？需要什么类型的IP，应选择数字信号处理（DSP）内核，还是用于特定功能的硬件加速器？系统应该运行多快？能否在适当的时候关闭设计的某些部分？是否可以降低时钟频率来节省功耗？内存子系统应采用怎样的架构？芯片应该采用什么样的工艺技术来设计？以上仅列举了与设计功耗相关的一小部分关键问题。

现在许多开发者会根据实际应用的工作负载来评估能耗，这确实是一种明智的方法。分析功耗曲线可以捕获降低功耗的相关线索，比如修改微架构、优化软件/硬件等等。幸运的是，现在有很多工具可以实现这一点。以AI初创公司SiMa.ai为例，该公司开发了一个专门的软件优先平台，可以在嵌入式边缘扩展机器学习（ML）。在2023年SNUG硅谷大会上，SiMa.ai重点介绍了如何使用硬件加速驱动型功耗分析来优化其设计的硬件架构、软件和编译器，从而将性能功耗比提高2.5倍。

在AI/ML设计和那些需要大量数据处理的设计中，毛刺功耗，即由于不必要的转换或冗余活动而浪费的功耗，可能占到设计总功耗的25%。RTL到门级毛刺功耗分析和优化解决方案可以协助识别毛刺功耗的源头，让开发者了解这些源头产生了多少毛刺功耗。虽然AI应用对功耗提出了更高的需求，但AI驱动型电子设计自动化（EDA）解决方案可以协助优化功耗、性能和面积。将来，也许可以应用AI来创建更节能的RTL代码，或是协助定义/改进设计的架构。

低功耗芯片设计之路

一直以来，开发者往往需要通过更先进的工艺技术来改善功耗。但随着摩尔定律趋近极限，开发者把注意力转向了新材料。光子IC利用了光的特性，诸多实践已证明其能够提高带宽和速度，同时降低功耗和延迟。对于AI聊天机器人和其他HPC应用，光子IC有望成为未来的前进方向。与此同时，对氮化镓、碳化硅等半导体替代材料的探索也将带来一些选择。

总的来说，每一个看似微小的决定都会对芯片的整体功耗产生深远影响。从探索新材料和设计技术，到改善设计和验证工具，研发工作还有着非常大的发展空间。在设计之初就将能效考虑在内是一个良好的开端。为了帮助开发者实现更节能的SoC，新思科技提供了面向低功耗设计的端到端解决方案，其中涵盖设计、验证和IP等多个方面。

现代精英人才不断引领创新，为我们带来了ChatGPT、自动驾驶汽车和工业机器人等前沿技术。然而，全球电力需求正迅猛增长，我们仍迫切依赖于开发者的智慧与才能，探索更多降低芯片功耗的有效方法。节能SoC将在今后的世界中变得越来越重要。