2017年硅工艺射频微波集成电路系统研讨会暨第52期国际名家讲堂

（1）微信报名： 关注微信公众号“国家IC人才培养平台”（微信号：ICPlatform），并点击下方选项卡“在线注册-10月活动报名”，填写相关信息。

（2）邮件报名：

报名回执表下载链接：

http://www.icplatform.cn/form

（发送报名信息到邮箱[email protected]；

邮件题目格式：“ 报名+2017年 硅工艺射频微波集成电路系统研讨会 +单位名称+人数 ”

邮件内容：含有姓名、单位、部门及职务、电话、邮箱。

（3）电话报名： 周静梅  025-69640097

张   欢  025-69678210

18262610717

1.时间： 2017年10月30日-11月1日（3天）

2.讲堂主题： 高性能模拟混合信号IC设计-低功率到高精准到高速

3.地点： 南京苏宁威尼斯酒店

（浦口区江山路京新198-1号， 地铁3号线柳洲东路站旁）

个人履历：

1. Xicheng Jiang在中国科学技术大学取得学士学位，随后在 美国加州大学洛杉矶分校电子工程系学习并获得硕士和博士学位。

2. 1997年—至今，美国博通公司（Broadcom）的模拟和射频微电子团队任职，现为博通的技术总监和“博通杰出工程师”。

3. IEEE Fellow，曾长期担任ISSCC、CICC的技术委员会委员/分委会主席, 并曾担任IEEE电路与系统快报的副主编。

研究领域：

1. 研究包括数据转换器、高速串行收发器、蜂窝基带、Hi-Fi音频驱动、麦克风接口和精密传感器接口。

所获荣誉：

1. 拥有40多项授权和待批美国专利，独著和合著有40多篇大会和期刊论文，并由剑桥大学出版社出版其著Digitally-Assisted Analog and Analog-Assisted Digital IC Design。

2. CICC 2009年最佳论文奖以及CICC 2013最佳张贴论文奖的共同获得者。

Day 1: Low-power & Precision Circuit Designs

第一天：低功率和精准电路设计

Introduction

• Process scaling and device modeling

• Analog Mixed-Signal designs using FinFET

• Analog Mixed-Signal designs using SOI

• Nano-power circuit design techniques

• Analog Techniques for Nano Power Designs

• Practical Low-power Design Examples

• Biasing

• Reference

• Oscillator

• Comparator

• Amplifier

• Case Study

• A 32nW Bandgap Reference Voltage Operational from 0.5V Supply for Ultra-Low Power Systems

• Amplifier classes from Class-A, Class-B, Class-D, Class-G, Class-H

• Precision Class-D amplifiers

• Class-D modulation schemes

• Class-D amplifier architectures

• Practical design examples

• Digital implementation

• Analog implementation

• EMI reduction

• Pop-click suppression

• Emerging trends

• References

• Precision audio CODEC

• Introduction

• Stereo audio CODEC architecture & design

• Audio input path

• Audio output path

• Microphone bias generation

• Measurement results

• Conclusion

Day 2: High-speed SERDES

第二天：高速SERDES

• The basic of high-speed SERDES

• General SERDES system

• The challenges and solutions

• Equalization techniques for high-speed SERDES

• The channel

• Pre-emphasis

• Analog equalizer

• Linear equalizer

• DFE

• Digital equalizer

• FFE

• DFE

• MLSE

• PAM4

• A practical design example

• The trend of high-speed SERDES designs

• Clock and Data Recovery (CDR) architecture and circuit implementation

• Performance metrics

• Basic architectures

• Linear/Bang-bang

• Digital

• Hybrid

• Application-specific CDRs

• Multi-lane chip-to-chip links

• Repeaters for optical links and active cables

• High-speed SERDES receiver practical design considerations

• BER

• CTLE

• DFE

• RX signal chain

• RX circuit implementations

• Comparator design

• Pre-amplifier design

• CTLE circuit design

• VGA circuit design

• DFE implementations

Day 3: High-speed data converter

第三天：高速数据转换器

• High-speed ADC architecture

• System level

• Budgeting of non-idealities

• Architecture level

• Time interleaving

• Calibration

• Flash ADCs

• High-speed SAR ADC design

• SAR ADC Architecture

• Circuit Design Considerations

• Advanced SARADC Examples

• Summary

• Voltage reference design

• Bandgap Reference

• Start-up consideration

• Bandgap Trimming

• High-speed DAC design

• Design considerations

• Layout consideration

• Measurement methodology

注册费用： 5380 元/人

芯动力合作单位： 5080 元/人

在校学生： 3580 元/人 （需所在院系提供在读证明）。

注： 以上费用含面授费、场地费、资料费、午餐费； 学员需自理 交通费、食宿费等费用 。

国信艾麦克（北京）信息科技有限公司由中心和IMEC共同设立，为本期国际名家讲堂提供会务服务并开具发票，发票内容为培训费。请于2017年10月25日前将注册费汇至以下账户，并在汇款备注中注明款项信息（第52期+单位+参会人姓名）。

报名截止日期： 2017年10月25日

报名方式：

1.邮件报名（推荐）

报名回执表下载链接：

http://www.icplatform.cn/form

填写报名回执表并发送Word电子版至“国家IC人才培养平台”邮箱，

邮箱地址：[email protected]，