一、栅介质材料的基本要求与物理原理
1.介电常数（k值）与等效氧化层厚度（EOT）
EOT公式：
高k材料通过提高k值，在相同EOT下允许更厚的物理层，抑制直接隧穿电流（J∝e−m∗ϕB⋅t，其中m∗m∗为有效质量，ϕB为势垒高度）。
极限挑战：当EOT<1 nm时，量子隧穿导致栅漏电流呈指数增长（如SiO₂在1 nm时漏电流达103 A/cm2103A/cm2）。
2.能带对齐与势垒高度
HfO₂/Si的CBO≈2.0 eV，优于SiO₂/Si的3.1 eV，但需通过界面层（如SiO₂）补偿。
Bi₂SeO₅/Bi₂O₂Se的CBO≈1.5 eV，通过天然原子级界面降低缺陷辅助隧穿。
导带偏移（CBO）与价带偏移（VBO）：栅介质与半导体的能带偏移需足够高（通常>1 eV）以抑制载流子注入。例如：
费米能级钉扎（Fermi-level pinning）：高k材料中的氧空位等缺陷形成局域态，导致阈值电压（VthVth）漂移，需通过氮化或金属掺杂（如La掺杂HfO₂）调控。
3.界面态密度（DitDit）与迁移率退化
界面态来源：高k材料与半导体晶格失配（如HfO₂与Si的晶格常数差>5%）导致悬挂键和缺陷态。
迁移率模型：，其中α为散射系数。HfO₂/Si界面Dit≈1012 cm−2eV−1，使电子迁移率下降至~50% SiO₂水平。
二、主流栅介质材料的物理特性与机制
1. 二氧化硅（SiO₂）
优势机制：
热力学稳定性：SiO₂与Si的界面形成自限制氧化（self-limiting oxidation），获得原子级平整界面（粗糙度<0.1 nm）。
低缺陷密度：Si-O键强（~4.5 eV/键）抑制氧空位形成，Dit≈1010 cm−2eV−1。
量子极限：当厚度<2 nm时，直接隧穿电流（J∝V2e−βt，β≈2.3 nm⁻¹）显著增加，功耗失控。
2. 氧化铪（HfO₂）及基合金
晶相调控：
立方相HfO₂（k≈30）优于单斜相（k≈16），可通过掺杂Y或La稳定立方相。
介电常数增强机制：立方相中Hf⁴⁰离子位移极化贡献增加，介电响应增强。
缺陷化学：
氧空位（VO2+）作为固定电荷，导致VthVth负漂，需通过等离子体氮化生成HfON（k≈18，Dit≈5×1011 cm−2eV−1）。
3. 氧化锆（ZrO₂）
高k机制：Zr⁴⁰离子极化率高于Hf⁴⁰，立方相ZrO₂的k≈37，但热稳定性差（相变温度~500°C）。
界面优化：采用原子层沉积（ALD）ZrO₂/Al₂O₃叠层，Al₂O₃（k≈9）作为扩散阻挡层，抑制Zr向Si衬底扩散。
