并联端接

常见的信号链路，如果源端做了串联端接，终端是开路状态，入射电压进入传输线开始分压，由于终端全反射，信号满摆幅回到源端。

如果源端不做端接，终端开路，搭建相关仿真电路，得出仿真波形：

不做端接，由于各种正负反射，信号质量很差。

先看一下终端并联下拉形式的端接，搭建相关电路图如下：

终端开路理解为电阻无穷大，并联端接50 Ohm，两者并联为50 Ohm。信号到此阻抗匹配，不会发生反射。仿真得出波形如下：

仿真得出的波形：

比较下拉和上拉两种形式的并联端接，下拉的最大幅值达不到1.2V，上拉的最小幅值到不了0V，这是因为源端内阻10 Ohm 的分压作用。下拉的时候，电压最大值为1V，上拉的时候，电压最小值为0.2V。

戴维南并联端接相当于将下拉和上拉端接进行了整合，由于电阻并联，所以这里取值为100 Ohm，做50 Ohm的阻抗匹配，相关电路仿真和波形如下：

戴维南端接的结果有个特征，就是电压最大值小于上拉端接的最大值，电压最小值大于下拉端接的最小值。改变上拉和下拉的阻值，电压的幅值也会发生改变。

不管串联端接还是并联端接，由于上面的仿真都是基于理想情况进行的，但实际的产品设计就会有一个问题，就是在进行端接的时候，会存在一段走线，残桩线对信号的影响是否需要关注？

有些资料的经验给出的是：

按此推荐的经验值搭建相关的电路：

仿真得出的波形如下：

仿真结果说明，残桩引起的反射对信号的影响很大。即使调整残桩长度为40% Tr的时延，信号的反射引起的振铃，电压摆幅已经在0.2~0.8V 之内，一般情况，这个区域会引起信号的误判，说明还是需要对残桩进行管控。

在实际的产品设计种，除了残桩需要考虑，在终端还会遇到分支结构的情况，相关电路情况如下：

仿真结果说明，分支引起的反射对信号影响很大。

如果在分支处做50 Ohm 端接来抑制终端反射，仿真结果如下：

在各个分支做50 Ohm端接来进行阻抗匹配，信号的质量是会变好，但仿真得出电压的幅度太低，源端1.2V的入射电压，终端得到的电压为0.4V，电压幅值太低。

如果其中一个分支端接50 Ohm，其他分支还是末端全反射，仿真结果如下：

仿真结果说明，信号还是会因为正负反射引起振铃现象。

综合总结一下，残桩和分支结构都会引起信号反射问题，影响信号质量。至于残桩和分支多长需要管控，和信号的上升边有关，Len=RT经验公式可以参考，但准确性还是需要根据产品的实际情况来判断，还是建议做相关的仿真或验证，确保产品的性能和稳定性。

投稿/推广/合作/加群 请扫码添加微信（请备注来意，加群请备注城市-称呼-行业岗位信息）

推荐阅读