本文系基于公开资料撰写，仅作为信息交流之用，不构成任何投资建议。
昨天，半导体行业迎来重大消息。
根据印科技的报道：国内领先的NAND FLASH存储公司Y公司，与芯片存储巨头韩国三星达成合作，三星已经确认从V10开始，将使用来自中国同行Y公司的专利技术，主要就是在新型先进封装技术“混合键合”方面。
三星选择与Y公司签署混合键合专利许可协议，来避免潜在的专利风险。
消息来自印科技
存储领域的国货之光
在整个半导体行业里，存储领域是其最大的细分市场，存储芯片包括了常见的DRAM（内存）和NAND FLASH（闪存），以及其他如Nor FLASH，EEPROM，OTP等规模较小的存储芯片品种。
其中NAND FLASH此类闪存广泛用于消费电子，工业，PC，汽车，以及最近大火的AI行业，作为数据永久存储的最重要载体。
2023年NAND FLASH经历行业低谷期，全球市场约500亿美金规模，但是随着消费复苏，经济转好，半导体行业又一次迎来了上升周期，预期2024年可达600-650亿美金，到2030年乐观估计可达上千亿美金，CAGR约7%-8%。
整个NAND+DRAM近几年平均市场规模在1500-1700亿美金之间，占据整个芯片市场的20%-30%，所以NAND FLASH的量价变化会极大影响整个半导体行业的规模，可以称得上是“行业风向标”。
当NAND 量价齐升的时候往往视为行业景气来临，当下跌的时候则视为行业进入低谷。
因此NAND FLASH 堪称半导体行业的“猪肉指数”，行业好不好，是不是景气，看看NAND FLASH就知道了。
在过去多年，中国在这块最重要的芯片细分领域几乎是零。整个行业被国外巨头所垄断，包括韩国存储芯片双雄三星和SK海力士，美光，铠侠存储（原东芝存储），WDC西部数据（原SD公司），英特尔在2年前选择退出NAND市场，并将所有资本打包出售给SK海力士控股集团，因此又少了一位玩家，行业集中度进一步提高。
因此时至今日整个NAND行业仅剩三星，海力士，美光，铠侠，WD以及中国Y公司，全球范围内上规模的只有区区六家公司。
中国Y公司作为后起之秀，承担起补齐国家最或缺的NAND领域短板，目前Y公司的产品力与国外巨头对比，丝毫不逊色，堪称国货之光。
2020年4月，Y公司官宣，其128层QLC的3D NAND（型号为X2-6070）研发成功，并且在多家主控厂家SSD等终端存储产品上通过验证。
作为国内首款128层QLC规模的3D NAND，X2-6070产品拥有最高的单位面积存储密度，最高的I/O传输速度和最高单颗NAND 闪存芯片容量。
当时的Y家的销售高级副总裁Grace表示：“作为闪存行业的新人，Y公司用短短3年时间实现了从32层到64层再到128层的跨越。这既是数千工程师汗水的凝聚，也是全球产业链上下游通力协作的成果。随着Xtacking 2.0时代的到来，Y公司有决心，有实力，有能力开创一个崭新的商业生态，让我们的合作伙伴可以充分发挥他们自身优势，达到互利共赢。”
NAND FLASH自上世纪80年东芝发明后，成为目前最主流的半导体存储方案，无论在消费电子，移动端，PC端，服务器端，工业侧，汽车电子等方面，NAND FLASH凭借优异的读写性能，高可靠性，更小体积，占据了相当一部分数据永久存储的工作，让原来的机械式硬盘进入淘汰边缘。
随着NAND FLASH的需求大爆发，每家公司都使出浑身解数来抢夺这块大蛋糕，目标只有一个如何提供一个更高密度，更便宜成本，更好的产品性能，最终打败竞争对手，夺取市场份额。
作为后期之秀的Y公司拿出的了自己的独门秘籍——Xtacking。
早在2018年，Y公司就发布了第一代Xtacking。
所谓Xtacking，实际上在一片晶圆上独立加工负责数据输入输出及记忆单元操作的外围电路，俗称外围I/O，这样的逻辑电路加工工艺，可以让NAND获取所期望的高I/O接口速度和功能。
另外一片晶圆上做核心的存储单元——Cell，主要是电容器结构以及捕获电子的结构。
当两片晶圆各自完工后，创新的Xtacking技术只需一个处理步骤就可通过数百万根金属VIA(Vertical Interconnect Accesses，垂直互联通道)将二者键合接通电路，而且只增加了有限的成本，这就是混合键合技术。
如果更通俗易懂的理解，将数百甚至数千根管脚进行准确且无误差的对准键合，类似于医学上的“断指再植”，难度可见一斑！
1、外围电路置于存储单元之上，不占实际芯片面积，提高存储密度；
2、存储单元，外围电路分别在两片wafer上加工，缩短生产工序和周期；
3、外围电路单独加工，与存储单元可以互相独立设计、生产、消除二者之间的设计、工艺牵制，在实现更高性能的同时，降低设计和工艺方面的难度；
4、外围电路面积与存储单元面积几乎相等，远超现有主流3D NAND架构的外围电路面积，相对于外围电路晶体管密度可以比较低，NAND颗粒可以使用老的成熟工艺节点，工艺难度和成本都不会太高，提高良率。
传统3D NAND架构中，外围电路约占芯片面积的20~30%，降低了芯片的存储密度。随着3D NAND技术堆叠到128层甚至更高，外围电路可能会占到芯片整体面积的50%以上。Xtacking技术将外围电路置于存储单元之上，从而实现比传统3D NAND更高的存储密度
从商业上看我们也能发现：
1、相比传统COP路线，芯片制造技术难度降低，有利于提高良率；
2、两片wafer分开加工，特别是I/O部分甚至可以交由合作伙伴生产，变相扩大产能；
3、Cell和I/O可以使用不同的工艺节点，在工艺难度，成本，效率，良率上找平衡点，并取得突破；
这点早在AMD Zen1/2构架时代便证明其优越性。
当时的AMD新款Zen1/2构架CPU，核心单元用更好的工艺节点，外围I/O用了一次级工艺。
当时AMD核心CCD单元使用了TSMC的7nm工艺，外围I/O第一版为GF的14nm工艺，第二版为TSMC的12nm，分开制造后最后再次拼接，对外宣传依然为7nm芯片。
由于I/O部分对制程节点要求相对较低，而且并不随着更先进的工艺节点演进而展现更强性能，而核心CCD模块则用更先进的7nm，AMD这套方案是典型的好钢用刀刃上，在效率，良率，成本，性能之间找到了完美平衡点，从那会儿开始AMD原地起飞，并且一脚踩爆英特尔的牙膏，一直到现在完全把英特尔按地上摩擦，苏妈和“Zen构架叔叔硅仙人Jim Keller”功不可没。
所以Xtacking技术路线属于业内正确的技术方向。
主要是在晶圆背面提供支撑力的临时载片，比如玻璃晶圆等，因为化合物衬底，多脆且易碎，对于加工环节有很大挑战，比如磷化铟，磷化铟这种化合物半导体材料常用于于光电领域的芯片制造，但是其自身非常脆弱，甚至自支撑力连自重都撑不了，拿手上就会断裂，因此需要在磷化铟背面使用临时键合设备键合一层其他载体作为支撑。
同理IGBT，IGBT作为垂直型器件，电流需要从背面经过，因此正面工艺完成后需要对其减薄。
目前大电流的产品，其背面减薄至60微米以内，这样的厚度和磷化铟一样非常脆弱，因此也需要临时键合设备来附上一层玻璃晶圆作为其载体，事后还要再解键合，因此叫临时键合工艺。
永久键合以前在SOI硅上见过，早期SOI硅片制造工艺，是通过两片含有二氧化硅层的硅晶圆键合而来，现在也有但是不多见，现在更多的是使用离子注入法，来制造这种类似三明治夹层的SOI硅片。
通过永健键合设备，直接做出了中间电路层——RDL，然后再和其他裸die贴合。
混合键合设备也就是本文Y公司所需的关键核心设备，它提供wafer-to-wafer（俗称W2W），以及Die-to-wafar（俗称D2W）的工艺能力。
目前国内外能提供各种键合设备的公司很多，包括EVG，东京精密，芝浦，ASMI，Besi，K&S等。
国内厂家包括芯源微，苏州芯睿，拓荆，芯慧联新（百傲化学子公司），盛美，青禾晶元等。
首先，此次合作可以视为中国在半导体技术路线的上巨大成功。
过去三星通常在单个wafer上布置控制电路，然后再其上方堆叠存储核心单元，这种方式被称为COP（Cell on Peripheral），但是当NAND堆叠层数超过400层的时候，底部控制电路承受巨大压力，会影响NAND的可靠性。
因此三星决定在V10产品上，使用存储单元与控制电路分别在不同硅片制造，然后再通过混合键合将其合并的技术路线。
三星调研后发现，Y公司在其NAND封装技术路线上建立了相当多的专利，形成牢固的专利墙，就目前而言，三星想要绕过Y公司的专利墙，另起炉灶属于几乎不可能。
因此三星选择了与Y公司签署混合键合专利的使用许可，从Y公司获得了技术授权。
同时笔者想说一句，这事不是所谓网民口里的“弯道超车”，正儿八经的直线超车。
Y公司在这条技术路线上一直在努力，此番成功绝非一朝一夕之间！从2018年开始到现在已经7年了！一直在往前突破，以证明自己对于行业技术方向上的正确认知。
半导体行业几乎完全是一个to B的生意，同行和客户并不傻，所谓的弯道超车根本就不存在。
所有的变化和起伏，绝非一朝一夕之间完成，都是长久陪跑后的结果。特别是在半导体设备行业，长久以来流传着这么一句名言：一代设备，一代工艺，一代芯片。
设备与新工艺是相辅相成的，在研发下一代新工艺，早就有设备公司的工程师配合FAB R&D部门共同研发，待研发成功，工艺定型之后，参与研发的设备型号也随之确定。
