文章来源：
半导体全解
原文作者：圆圆De圆
一、集成电路诞生背景
为什么集成电路现在被人们提及的越来越多呢？
那就要从世界上第一台真正意义上的通用计算机ENIAC说起了……
它于1946 年2 月诞生在美国宾夕法尼亚大学，如下图：
那时还没有发明晶体管，ENIAC主要使用近18000个电子管作为元器件，长30.48米，宽6 米，高2.4 米，占地面积约170 平方米，30个操作台，重达30英吨，耗电量150千瓦，造价48万美元。计算速度是每秒5000次加法或400次乘法，是使用继电器运转的机电式计算机的1000倍、手工计算的20万倍。ENIAC的出现加快了人类向信息化社会迈进的步伐，是科学技术发展史上的里程碑。
但是由于电子管有着体积大、功耗大、发热多、寿命短、电源利用效率低、结构脆弱而且需要高压电源等缺点，随着计算量的增大，很快就不适合发展的需求。这促使了晶体管的发明。
1947 年12 月贝尔实验室的William Shockley、JohnBarden 和Walter Brattain 研制出一种点接触型的锗晶体管，下图中左边是研发出晶体管的三位大神，右图是世界上的第一个晶体管。
晶体管出现后，人们就能用一个小巧的、消耗功率低的电子器件来代替电子管了。为此，三位发明者获得了1956 年的诺贝尔物理学奖。
之后，英国雷达研究所的科学家G.W.A.Dummer 在1952 年的一次会议上提出，可以把电子线路中的分立元器件，集中制作在一块半导体晶片上，一小块晶片就是一个完整电路，这样电子线路的体积就可大大缩小，可靠性大幅提高。这就是最早的有关集成电路的构想。之后科学家又做了大量的工作，终于在1958年美国Texas Instruments 公司的Jack Kilby 在实验室实现了第一个基于锗晶体管的集成电路震荡演示实验，标志着集成电路的诞生。
Jack Kilby 也因此被授予2000 年诺贝尔物理学奖，诺贝尔奖评审委员会对他的评价是：“为现代信息技术奠定了基础”。
集成电路（integrated circuit）是一种微型电子器件或部件，采用一定的工艺，把一个电路中所需的晶体管、电阻、电容和电感等元件及布线互连一起，制作在一小块或几小块半导体晶片或介质基片上，然后封装在一个管壳内，成为具有所需电路功能的微型结构。
1952年5月，英国科学家Dummer第一次提出了集成电路的设想。Intel公司德诺宜斯(Robert Noyce)发明了IC的单晶制造概念，全球第一块单晶制造的集成电路就是下图这样：
集成电路因为其具有的突出优点，如重量轻、体积小、引脚少、使用寿命长、高可靠性、性能好且成本低等，自发明之后便得到了广泛的应用。按照其功能和结构的不同，可以分为模拟集成电路，数字集成电路和数/模混合集成电路；按照用途可以分为电脑用集成电路（包括中央微处理器、内存储器、外存储器、I/O控制电路等）、通信用集成电路、遥控集成电路、语言集成电路、报警器用集成电路及各种专用集成电路等。
下图是相关机构对2024年电子产品销量及对集成电路的需求预测。
随着时间的推移，在应用需求的强烈驱动下，集成电路的集成密度突飞猛进。1965 年，Intel公司创始人之一Gordon Moore 在整理数据时发现了一个惊人的趋势：芯片集成的晶体管的数量每年增加一倍。他把这一现象发表在题为“Gramming More Compnents Onto Integrated Circuits”的报告中，这就是著名的摩尔定律。后来根据集成电路的实际发展情况，在1975年IEEE电子组件大会上，Moore把“每年增加一倍”修改为“每两年增加一倍”。在此基础上，Intel 首席执行官David House又将时间周期改为18个月。现在一般把摩尔定律表述为“集成电路上可容纳的晶体管数目，大约每隔18 个月便增加一倍”。
虽然摩尔定律最初是对集成电路发展趋势的归纳总结，但自其提出后，随着其预言不断的获得验证，它反过来开始牵引整个集成电路行业的发展，引导着半导体产业长期规划和目标设定。目前半导体集成电路产业的发展基本上遵循着摩尔定律，下面均以电脑用集成电路中的中央微处理器（Centrol Processing Unit，CPU）为代表来介绍集成电路的发展。从1971年至2011年，单个CPU上晶体管数量与摩尔定律的关系如图所示。
Intel公司的CPU发展历程如下图所示。
从上图可以看出，单个微处理器上集成的晶体管数量增长规律和摩尔定律所预测的基本一致。
具体来看，1971年Intel开发出第一代也是世界上第一个微处理器芯片4004，采用的是10μm 工艺，包含了4个芯片，2300 个晶体管。到2012年，在Intel采用22nm工艺的通用中央微处理器上集成的晶体管数量已经达到了14亿个，增长超60万倍。
集成数量的增加主要归功于晶体管关键尺寸的减小。关键尺寸（CD，critical dimension）是指半导体器件中的最小尺寸。这种最小尺寸往往就是最小刻线的宽度，即俗称的“线宽”，也被称作为节点（node）。对于典型的密集线（dense line）图形来说，CD 就是密集线周期（pitch）的一半。通常来说，特征尺寸越小，芯片的集成度越高，并且功耗也越低，性能相应的会更好。从这方面来说，采用CD来评价集成电路的性能更有意义。半导体国际技术路线图ITRS（INTERNATIONAL TECHNOLOGY ROADMAP FOR SEMICONDUCTORS）就是采用CD 作为主要指标来对集成电路行业的为未来进行规划。下图是2015年的半导体技术路线图，基本上符合上述特征尺寸的要求。
实际上，工业界的进展往往要快于ITRS的规划，例如半导体代工巨头台积电公司（TSMC）已经在2018年实现了7nm工艺的量产，并且在2020年下半年就实现5nm工艺量产，2022年进入到3nm时代，即将进入到2nm时代！
同时也需要看到，随着节点越来越小，摩尔定律也逐渐逼近极限，摩尔定律失效的呼声越来越高，学者们提出了“More than Moore”和“beyond CMOS”来预测半导体集成电路的发展。无论集成电路技术发展的终点如何，摩尔定律对集成电路发展的贡献是巨大的。
伴随着集成电路发展的是集成电路的制造工艺。在过去几十年里，集成电路的制造取得了巨大的进步。大规模集成电路的制造是一件极为复杂的事情，包括非常复杂的物理、化学工序。主要分为 5 个阶段：晶圆（wafer）的制备、芯片的制造、芯片的检测、芯片的封装和验收测试，整个产业链涉及非常广泛。
其中用于芯片制造的光刻技术的持续改进是关键。改进的主要推动力是降低集成电路中每单元功能的成本，这就需要提高制造设备的分辨率和生产效率，从而使得单位时间内能集成更多的晶体管。
下图给出了光刻技术演进的示意图。
最早的光刻技术是接触式印刷，主要应用于1960年至1975年，它相对比较简单，通过光照使得掩模图案直接曝光在基底上，但是缺点也很明显，接触曝光容易破坏基底和昂贵的掩模。所以随后发展出了直写光刻技术和投影光刻技术。直写光刻不需要掩模，精度高，但是效率低，通常用于制造掩模，不适合工业量产。而投影光刻技术通过光学成像将掩模图案曝光在晶圆上，产率很高，是目前工业界主要的光刻技术。
