5nm技术指日可待，EUV技术有重磅突破

全球一号代工厂 台积电 宣布了有关极紫外光刻 (EUV) 技术的两项重磅突破，一是首次使用 7nm EUV 工艺完成了客户芯片的流片工作，二是 5nm 工艺将在 2019 年 4 月开始试产。今年 4 月开始，台积电第一代 7nm 工艺 (CLN7FF/N7) 投入量产，苹果 A12 、华为麒麟 980 、高通 “ 骁龙 855” 、 AMD 下代锐龙 / 霄龙等处理器都正在或将会使用它制造，但仍在使用传统的深紫外光刻 (DUV) 技术。

而接下来的第二代 7nm 工艺 (CLNFF+/N7+) ，台积电将首次应用 EUV ，不过仅限四个非关键层，以降低风险、加速投产，也借此熟练掌握 ASML 的新式光刻机 Twinscan NXE 。

7nm EVU 相比于 7nm DUV 的具体改进公布得还不多，台积电只说能将晶体管密度提升 20% ，同等频率下功耗可降低 6-12% 。

如今在 7nm EUV 工艺上成功完成流片，证明了新工艺新技术的可靠和成熟，为后续量产打下了坚实基础。

台积电没有透露这次流片成功的芯片来自哪家客户，但是想想各家和台积电的合作关系，其实不难猜测。

7nm 之后，台积电下一站将是 5nm(CLN5FF/N5) ，将在多达 14 个层上应用 EUV ，首次全面普及，号称可比初代 7nm 工艺晶体管密度提升 80% 从而将芯片面积缩小 45% ，还可以同功耗频率提升 15% ，同频功耗降低 20% 。

2019 年 4 月，台积电的 5nm EUV 工艺将开始风险性试产，量产则有望在 2020 年第二季度开始，正好满足后年底各家旗舰新平台。

台积电 5nm