中信建投：芯片产业链2025年投资展望

硬件基础设施作为AI大模型发展基石，但海外对华供应高端GPU、HBM受限，先进制造、先进封装代工产能难以获取。国内AI算力产业链仍在起步追赶阶段，可以类比海外AI在2023年之前的爆发前夕，但关键环节处于“有需求、没供给”的状态。虽然国内半导体国产化率在过去几年持续提升，但是核心环节国产化率仍然较低。在传统半导体国产化已有一定基础的情况下，高端芯片、先进存储、先进封装、核心设备材料、EDA软件的国产化仍有较大提升空间。

中信建投证券人工智能、电子、通信研究团队共同解读芯片产业链2025年度展望：

01 人工智能2025年投资策略报告：算力为基，自主可控大势所趋，Agent及B端应用崛起

国内自主可控：根据2023年底美国商务部和安全局（BIS）发布的一揽子规则，目前国内所能获取的AI芯片性能上限基本就在H20这一级别，考虑到H20的FP 16算力只有B200芯片的6.7%，其性能并不足以支撑国内向更大参数量模型去探索，因此国内AI芯片发展紧迫性凸显。我们认为，未来国内AI芯片领军企业，将同时在出货量、生态和产品力上具有领先性。同时，考虑到国产芯片制程、工艺以及明年国内互联网客户开始推进机柜方案，建议重视国产电源、液冷等相关标的。

国产AI芯片：25年值得期待，重视更可控、更具产品力的AI芯片

GPU具备图形渲染和并行计算两大核心功能。GPU具有数量众多的运算单元，适合计算密集、易于并行的程序，一般作为协处理器负责图形渲染和并行计算。对于国内来说，民用图形渲染领域买单的人是游戏爱好者，GPU公司需要跟大型游戏厂商进行适配合作，背后的生态支持需要大量工作。对于智算领域，生态要求极高，需要基础算子及应用程序算法的持续积累和优化，英伟达的CUDA具备绝对的生态优势，其次互联能力要求也极高，并且由于海外对国内使用先进制程有诸多限制，也限制了国内AI芯片的迭代。

我们认为国内AI芯片厂商能否脱颖而出，核心看以下三点：

出货量至关重要：国产AI训练芯片研发周期2年， 人员500人以上， 则需要人员费用500*80万*2=8亿， 7nm流片费用1500万美金， EDA、 IP数千万美元， 则一颗芯片整体投入约10亿。按照训练芯片单价7万， 毛利率50%测算， 则需要出货至少达到3万片才能分摊研发成本。

构建自主生态：兼容英伟达CUDA在短期可以减轻开发和迁移难度；长期来看，国产GPU如果完全依赖CUDA生态，硬件迭代将受英伟达的开发进程束缚。对于很多互联网大厂来说，自主生态的路会更长。

产品力：做产品而不是做项目，核心是互联网客户。

自动驾驶芯片：国产力量加速崛起

自动驾驶芯片以“CPU+GPU+NPU”的SoC异构方案为主，核心在NPU和ISP/DSP。传统的汽车电子芯片为MCU，多依赖于单一CPU处理器，但面对复杂的自动驾驶任务，CPU显得力不从心。目前自动驾驶芯片结构是以“CPU+GPU+NPU”的SoC异构方案为主，结合了通用计算、图形加速和专用加速的优势，能够高效处理自动驾驶中的海量数据和复杂算法，满足实时性和准确性的要求。自动驾驶芯片要完成瞬时处理、反馈、决策规划、执行的效果，对NPU算力要求非常高。自动驾驶级别每升高一级，对计算力的需求至少增加十倍。L2级别至少需要数十TOPS的算力，L3需要数百TOPS的算力，L4为数千TOPS。ISP是图像信号处理的核心芯片，负责前期的数据准备和图像预处理，以确保输入数据的质量；ISP生成的图像数据需要经过DSP进一步处理，DSP则可以进行更高级的图像处理，如目标检测、道路检测等应用。

英伟达代表全球自动驾驶芯片最顶尖水平。2023年9月，英伟达正式发布了智能汽车芯片Thor。Thor车载计算平台分为两个版本，分别是单片1000 TOPS算力版本，和双片共计2000 TOPS算力版本。最早于明年开始量产，同年上车。伴随着芯片架构升级，Thor平台将搭载专为Transformer、大语言模型和生成式AI工作负载而打造的全新Blackwell架构。相比于其他主流的智能驾驶芯片，Thor芯片性能具有代差优势。在AI算力上，Thor远高于其他主流芯片，从而实现驾舱融合；在制造工艺上，Thor采用4纳米的先进技术，有效降低功耗和成本，减少发热问题。目前Thor超级芯片仍处于研发阶段，计划于2025年量产，而其他厂商同期规划产品算力基本低于1000TOPS，Thor具有显著的代差优势。

外资芯片占比较高，自主厂商逐渐起量。根据盖世汽车的数据显示，2023年智驾域控芯片搭载量排名前四的分别是特斯拉FSD芯片、英伟达Orin、Mobileye EyeQ4H和Mobileye EyeQ5H，装机量分别为：1,208,402颗、1,147,311颗、201,437颗和175,246颗，对应市场份额分别为34.4%、32.6%、5.7%和5%。特斯拉FSD和英伟达Orin占比近七成。自主厂商也在不断突围。地平线、华为等厂商紧随英伟达、特斯拉其后，2023年地平线出货量20万颗，市占率为6.1%，位列第三，2024年上半年华为以10.5%市场份额位列第三。

风险提示：北美经济衰退预期逐步增强，宏观环境存在较大的不确定性，国际环境变化影响供应链及海外拓展；芯片紧缺可能影响相关公司的正常生产和交付，公司出货不及预期；信息化和数字化方面的需求和资本开支不及预期；市场竞争加剧，导致毛利率快速下滑；主要原材料价格上涨，导致毛利率不及预期；汇率波动影响外向型企业的汇兑收益与毛利率；大模型算法更新迭代效果不及预期，可能会影响大模型演进及拓展，进而会影响其商业化落地等；汽车与工业智能化进展不及预期等。

报告来源

证券研究报告名称：《人工智能2025年投资策略报告：算力为基，自主可控大势所趋，Agent及B端应用崛起》

对外发布时间：2024年11月25日

报告发布机构：中信建投证券股份有限公司 

本报告分析师： 

于芳博 SAC 编号:S1440522030001
方子箫 SAC 编号:S1440524070009
辛侠平 SAC 编号:S1440524070006

02 电子行业2025年投资策略：AI端侧应用兴起，国产高端芯片亟需国产化

算力芯片快速升级，高端产能于周期底部积极扩产

英伟达Blackwell提升算力性价比，关注AI服务器新的机架式设计带来的机会

2024年3月，英伟达在GTC会议上发布以Blackwell架构为基础的新产品线，产品性能迎来大幅提升，同时推出新型机架式AI服务器产品GB200。Blackwell架构在单芯片训练方面的FP8性能是其上一代Hopper架构的2.5倍，在推理方面的FP4 性能是其上一代Hopper架构的5倍，采用台积电N4P工艺节点，提供高达20 petaflops FP4的算力。与H100相比，B200的晶体管数量是其2倍多，单个H100最多提供4 petaflops算力，B200实现5倍性能提升，大幅优化芯片性能，与此同时算力性价比在快速提升。Grace Blackwell超级芯片通过900GB/s超低功耗的NVLink芯片间互连，在服务器设计上推出了新型机架式AI服务器，GB200服务器成为了英伟达产品的新形态。

继Blackwell之后，Nvidia Rubin平台于2024年6月Computex大会上亮相。该平台具有新的GPU架构、新的ARM架构CPU Vera、新的HBM4存储颗粒、覆盖12颗HBM4的更大尺寸CoWoS封装，以及NVLink6、CX9 SuperNIC网卡和新一代融合IB网络与以太网的新型交换机X1600。

先进制程、先进封装积极扩产，AI带动半导体进入新的成长期

制程迭代是芯片算力提升的关键因素，AI算力需求的爆发催生了对先进制程的强需求。AI大模型发展对芯片算力提出更高要求，未来更成熟的AGI模型所需算力是现在GPT-4所需算力的1万倍。而解决高算力需求的一种方案是采用更为先进制程的芯片，因为芯片制程越先进，功耗越低、计算速度越快。如2nm芯片功耗约为16nm芯片的10%，而性能约为16nm芯片的2倍以上。台积电估计其即将推出的N2P节点的功耗可能比N3E节点低30-40%。目前头部Fab厂下一个最先进的工艺节点均为2nm，如台积电计划将其2nm工艺于2025年下半年投产，三星计划在2025年实现移动应用领域的2nm量产，英特尔等效台积电2nm芯片工艺Intel 20A预计2026年量产。

服务器需求将超过智能手机成为先进制程最主要的驱动力。历史上，智能手机的迭代更新推动了芯片制程的不断演进，但随着AI应用的计算需求上升，服务器成为主要的算力中心，且对高算力的追求使得其对先进制程呈现出越来越高的需求，AI芯片功耗较高，且需要更小的尺寸，因此AI芯片对先进制程的迫切需求将推动服务器需求成为先进制程最大的驱动力。Sumco估计，在AI服务器出货量强劲增长的推动下，服务器对先进制程晶圆的需求量最快将在今年超过智能手机。

在2nm制程领域，预计台积电市占率将达4成以上，英特尔达3成以上。目前2nm的主要玩家包括台积电、英特尔和三星，台积电将在位于台湾新竹和高雄的工厂增加2nm产能，亚利桑那州的两个晶圆厂也将增加2nm产能。英特尔在亚利桑那州新建两个2nm晶圆厂，在俄亥俄州的两个晶圆厂也将提供支持。三星可能会在韩国和美国的晶圆厂增加2nm产线。根据产能规划，预计将来在2nm制程领域，台积电产能将占40%以上，英特尔占30%以上。

先进制程面临物理约束瓶颈，CoWoS、HBM等先进封装成为提高芯片性能的重要解决方案。AI大发展使得算力需求爆发式增长，提高芯片算力的一种方案是采用更为先进的制程，但由于量子隧道效应，5年内芯片制程将在1.4nm附近遇到物理瓶颈，因此先进封装成为另一种提高芯片算力的重要解决方案。

3D封装通常特指芯片通过TSV直接进行高密度互连，典型的案例即HBM。同时3D封装也包括3D without TSV：虽然多颗芯片在物理结构上呈现3D堆叠形态，但其电气互连上均需要通过基板（除极少数通过键合线直接连接的键合点），即先通过键合线/凸点连接到基板，然后在基板上进行电气互连，而非TSV。在某些场景下，此类集成也被归类为2D+集成以与3D TSV进行区分，典型案例即TSMC的InFO_PoP。

CoWoS为HPC和AI计算领域广泛使用的2.5D封装技术。台积电早在2011年推出CoWoS技术，并在2012年首先应用于Xilinx的FPGA上。此后，华为海思、英伟达、谷歌等厂商的芯片均采用了CoWoS，例如GP100（P100显卡核心），TPU 2.0。如今CoWoS已成为HPC和AI计算领域广泛应用的2.5D封装技术，绝大多数使用HBM的高性能芯片，包括大部分创企的AI训练芯片都应用CoWoS技术。

SoIC具有尺寸减小和性能提高优势，采用超高密度垂直堆叠，实现高性能、低功耗和最小的RLC，支持亚10微米键合间距的高密度芯片间互连。目前SoIC技术有SoIC-X（无凸点）和SoIC-P（有凸点）两种实现形式。SoIC-X用于高性能设备，如AMD的3D V-cache和Instinct MI300 AI产品。预计到2027年可以组装出顶部为台积电的A16、底部为台积电N2的芯片。通过3微米键合间距的TSV连接，密度是目前9微米间距的三倍。SoIC-P设计用于低成本应用，采用25微米微凸点技术。台积电计划在2025年推出F2B SoIC-P技术，用于将0.2光罩大小的N3顶部芯片与N4底部芯片配对，使用25微米间距微凸点连接。到2027年，台积电将推出F2F有凸点SoIC-P技术，能够将N2顶部芯片与N3底部芯片配对，间距为16微米。改进的混合键合技术旨在使台积电的大型高性能计算客户（如AMD、Broadcom、Intel、NVIDIA等）能够为苛刻应用构建超高密度的处理器设计，芯片间距和总占地面积至关重要。

NVIDIA和AMD已预订2024和2025年的全部SoIC产能。NVIDIA的Blackwell架构AI芯片和AMD的MI300系列AI加速器都将采用SoIC技术，显著提升计算能力和效率。苹果计划在2025年大规模采用SoIC技术，用于AI服务器和M系列芯片。2023年SoIC的产能约2000台，台积电计划到2024年底，将SoIC产能提升到五千至六千台，2025年底提高至一万台，是2023年的五倍。

AI持续高景气带动CoWoS需求不断提升。2023年一季度以来，AI服务器的需求不断增长，促使台积电CoWoS封装产能紧缺，台积电董事长刘德音在2023年股东会上表示，由于AI需求增加，先进封装需求远大于目前产能，迫使公司要尽快增加先进封装产能。

HBM 3D堆叠提升内存性能，GPGPU上应用广泛。随着数据的爆炸式增长，内存墙对于计算速度的影响愈发显现。为了减小内存墙的影响，提升内存带宽一直是存储芯片聚焦的关键问题。如同闪存从2D NAND向3D NAND发展一样，DRAM也正在从2D向3D技术发展，HBM为主要代表产品。与传统DRAM不同，HBM是3D结构，它使用TSV技术将数个DRAM裸片堆叠起来，形成立方体结构，与传统内存相比，HBM的存储密度更大、功耗更低、带宽更高。目前HBM多用于与数据中心GPGPU配合工作，可以取代传统的GDDR。

预计2028年全球先进封装市场规模增至786亿美元，2022-2028年CAGR达到10.0%。根据Yole数据，2022年全球封装市场中，先进封装占比已达到47%。预计到2028年，先进封装市场占比将增至58%，规模约为786亿美元，2022年-2028年CAGR约为10.0%，明显高于传统封装市场的2.1%和市场整体的6.2%。

全球晶圆代工龙头台积电打造全球2.5D/3D先进封装工艺标杆，未来几年封装市场增长主要受益于先进封装的扩大。台积电在先进封装上已取得了可观的收入体量，技术布局也进入关键节点，未来投入规模将持续加码。

内存带宽成为算力卡口，HBM需求紧迫迭代迅速

算力芯片配套HBM壁垒高，国内部分厂商具备相关技术储备。TrendForce数据显示，2022年三大原厂HBM市占率分别为SK海力士50%、三星电子约40%、美光约10%。NVIDIA H100、A100主采HBM2e、HBM3，H200主采HBM3e。以H100为例，搭载HBM3技术规格，其中传输速度也较HBM2e快，可提升整体AI服务器系统运算效能。国内方面，目前没有能够生产符合HBM要求的内存颗粒厂商，封测、材料、设备等供应商具备相关技术储备。

从HBM的生产工艺来看，DRAM颗粒为定制的DRAM颗粒，工艺难点在于封测。TSV、大规模回流模塑底部填充（MR-MUF）、自对准、混合键合等工艺很大程度上影响HBM的性能和良率。

（1）TSV：不采用传统的布线方法来连接芯片与芯片，而是通过在芯片上钻孔并填充金属等导电材料以容纳电极来垂直连接芯片。制作带有TSV的晶圆后，通过封装在其顶部和底部形成微凸块（Micro Bumping），然后连接这些凸块。由于TSV允许凸块垂直连接，因此可以实现多芯片堆叠。最初，使用TSV接合的堆栈有4层，后来增加到8层。最近，一项技术使得堆叠12层成为可能，SK海力士于2023年4月开发了其12层HBM3。虽然TSV倒装芯片接合方法通常使用基于热压的非导电薄膜（TC-NCF），但SK海力士使用MR-MUF工艺，可以减少堆叠压力并实现自对准。这些特性使SK海力士能够开发出世界上第一个12层HBM3。

（2）MR-MUF：将半导体芯片堆叠起来，并将液体保护材料注入芯片之间的空间，然后硬化以保护芯片和周围电路的工艺。与在每个芯片堆叠后应用薄膜型材料相比，MR-MUF是一种更高效的工艺，并提供有效的散热。目前SK海力士主要使用MR-MUF工艺生产HBM2e/3/3e，使得其领先于三星电子和美光，后者主要采用TC-NCF工艺。MR-MUF工艺需要使用液态环氧树脂（EMC），目前全球仅日本namics独供。除EMC外，HBM封装还需要底部填充胶用于FC工艺，采用PSPI作为硅中介层中RDL的再钝化层，还需要IC载板、DAF、Solder ball等材料。

（3）自对准：在 MR-MUF工艺期间通过大规模回流将芯片重新定位到正确的位置。在此过程中，热量被施加到芯片上，导致相关凸块在正确的位置熔化并硬化。

（4）混合键合：C2W混合键合具有多种优势，①允许无焊料键合，减少键合层的厚度、缩短电气路径并降低电阻。因此，小芯片可以高速运行，就像单个芯片一样。②通过直接将铜与铜接合，可以显着减小凸块上的间距。目前，使用焊料时很难实现10 um或更小的凸块间距。然而，铜对铜直接键合可以将间距减小到小于1um，从而提高芯片设计的灵活性。③先进的散热功能。④上述的薄粘合层和细间距影响了封装的形状因数，可以大大减小封装尺寸。目前混合键合主要用于单层键合或两个芯片面对面堆叠，SK海力士2022年用混合键合完成了8层HBM2e的堆叠，正在开发用于更高密度、高堆叠HBM的混合键合。

供需持续紧缺，HBM挤压DRAM产能。从需求端看，云计算厂商将更多资本开支投入AI基础设施，2024年CSP的资本开支增速在30-40%，主要来自AI推动，传统服务器需求基本持平，预计2025年CSP资本开支维持大幅增长。算力需求的快速增长，算力卡的数量和配置快速升级，最终带来的是算力芯片和HBM需求的快速增长。结合海外存储厂商和咨询机构的预测，我们认为2024年HBM市场规模达到160亿美金，同比增长300%，2025年达到320亿美金，同比增长100%。从供给端看，HBM供应仍然紧缺，在传统DRAM库存修正的情况下，HBM由于AI服务器的强劲需求，挤占DRAM产能的现象还在持续，涨价持续。

HBM快速迭代，HBM4即将进入流片阶段。结构上，2025年HBM3e将占据主导，根据SK海力士，2024年其HBM3e收入将占HBM收入一半以上，2025年12层HBM3e供给量将超过8层产品，12层HBM4计划于25H2发货。（1）HBM3e：三大原厂相继推出12Hi产品，这些12Hi的HBM预计用在英伟达的B300A（B200A Ultra）和B300上。（2）HBM4：三星、海力士计划24Q4开始HBM4的流片，预计2026年用在英伟达下一代的Rubin芯片上。

本轮半导体周期，核心需求是AI。2023年AI需求主要在云端，大模型的迭代演进，拉动算力芯片及基础设施的需求快速增长，同时硬件技术快速迭代，GPU、HBM几乎一年迭代一个代际，配套的网卡、光模块、散热、铜缆/PCB等以类似速度迭代，AI的学习曲线处在早期非常陡峭的位置。而2024年AI进入端侧，作为最大的AI载体，智能手机AI渗透率预计达到15%，穿戴、医药、高端制造等行业也在引入AI。该产业趋势中率先受益的，是AI的上游硬件产业链：GPU、存储、PCB、制造代工、设备材料等。

AI算力自给受限，高端芯片亟需国产化。硬件基础设施作为AI大模型发展基石，但海外对华供应高端GPU、HBM受限，先进制造、先进封装代工产能难以获取。国内AI算力产业链仍在起步追赶阶段，可以类比海外AI在2023年之前的爆发前夕，但关键环节处于“有需求、没供给”的状态。虽然国内半导体国产化率在过去几年持续提升，但是核心环节国产化率仍然较低，如高端芯片的生产制造、先进封装技术的研发、关键设备材料的攻关、EDA软件的开发等。在传统半导体国产化已有一定基础的情况下，高端芯片、先进存储、先进封装、核心设备材料、EDA软件的国产化仍有较大提升空间。

风险提示：1、未来中美贸易摩擦可能进一步加剧，存在美国政府将继续加征关税、设置进口限制条件或其他贸易壁垒风险；2、AI上游基础设施投入了大量资金做研发和建设，端侧尚未有杀手级应用和刚性需求出现，存在AI应用不及预期风险；3、宏观环境的不利因素将可能使得全球经济增速放缓，居民收入、购买力及消费意愿将受到影响，存在下游需求不及预期风险；4、大宗商品价格仍未企稳，不排除继续上涨的可能，存在原材料成本提高的风险；5、全球政治局势复杂，主要经济体争端激化，国际贸易环境不确定性增大，可能使得全球经济增速放缓，从而影响市场需求结构，存在国际政治经济形势风险。

报告来源

对外发布时间：2024年11月25日 

报告发布机构：中信建投证券股份有限公司 

本报告分析师：

刘双锋 SAC 编号：S1440520070002
庞佳军 SAC 编号：S1440524110001
范彬泰 SAC 编号：S1440521120001

孙芳芳 SAC 编号：S1440520060001

乔磊 SAC 编号：S1440522030002
章合坤 SAC 编号：S1440522050001
郭彦辉 SAC 编号：S1440520070009

王定润 SAC 编号：S1440524060005
何昱灵 SAC 编号：S1440524080001

国产芯片、大模型、应用端持续获得快速发展。国产头部芯片单芯片算力或已接近A100，或优于H20。以FP16精度为例，国产芯片中华为昇腾910算力为256TFLOPS，略低于A100的312TFLOPS，相较于H100的1513TFLOPS有较大差距，但强于H20的148TFLOPS。此外，平头哥含光800在INT8精度，壁仞科技BR100在FP32精度均超过A100。在单颗芯片峰值算力上，国产芯片已满足大规模使用条件。近期中国证监会官网显示，摩尔线程在北京证监局办理辅导备案登记，启动A股上市进程，此前8月燧原科技在上海证监局办理了上市辅导备案，9月壁仞科技在上海证监局办理IPO辅导备案登记。同时国内大模型厂商的能力也在快速提升，应用加速发展。SuperCLUE最新2024年10月测评结果显示，国产第一梯队大模型已与GPT4-4o得分拉至接近。

未来随着国产芯片能力、大模型能力的提升、人工智能应用的发展，国内算力基础设施需求预计将持续被拉动。此前国内AI发展掣肘于海外AI芯片禁运和国产AI芯片能力不足，随着国内自研AI芯片供给能力的逐步提升，国内算力基础设施建设蓄势待发。在海外AI芯片主导的AI算力产业链中，AI芯片、服务器、交换机等大价值量环节基本由海外公司主导，而国产算力产业链自身基本可以实现闭环，包括AI芯片、服务器、交换机、光模块、液冷、连接器/线束、PCB等各环节在内的国内公司都将集中受益。国产算力建设带来的增量已经在部分厂商在业绩端逐步体现，并且后续预期乐观。

风险提示：AI 热点应用及变现能力不及预期可能导致 AI 算力投资快速回落，进而导致算力板块利润率、业绩预期明显下修；红利资产在估值修复后，可能因业绩增速下降、预期股息率下降或者筹码结构交易因素等导致估值、股价回落；国际环境变化对供应链的安全和稳定产生影响，对相关公司向海外拓展的进度产生影响；人工智能行业发展不及预期，影响云计算产业链相关公司的需求；低空经济行业发展进度不及预期；5G-A 基站建设规模低于预期；低轨卫星星座建设成本居高不下，商业化落地进程受阻；市场竞争加剧，导致毛利率快速下滑；汇率波动影响外向型企业的汇兑收益与毛利率，包括 ICT 设备、光模块/光器件等板块的企业；数字经济和数字中国建设发展不及预期等；电信运营商的云计算业务发展不及预期；运营商资本开支不及预期；云厂商资本开支不及预期；通信模组、智能控制器行业需求不及预期等。

报告来源

证券研究报告名称：《通信行业2025年投资策略报告：通信视角下的新质生产力：科技自强，先进发展》

对外发布时间：2024年11月25日

报告发布机构：中信建投证券股份有限公司 

本报告分析师： 

刘永旭 SAC 编号:S1440520070014
SFC 编号:BVF090
阎贵成 SAC 编号:S1440518040002
SFC 编号:BNS315
武超则 SAC 编号:S1440513090003
SFC 编号:BEM208
杨伟松 SAC 编号:S1440522120003
汪洁 SAC 编号:S1440523050003
曹添雨 SAC 编号:S1440522080001
尹天杰 SAC 编号:S1440524070016