内容简述：
《集成电路工艺、闩锁效应和ESD电路设计》第一章分两节，第一节内容主要介绍集成电路工艺制程技术的发展过程，集成电路工艺制造技术从最初的BJT工艺制造技术发展到CMOS工艺制造技术，并在CMOS工艺制造技术的基础上衍生出BiCMOS、BCD和HV-CMOS工艺制作技术以满足不同功能集成电路的要求。同时器件也从最初的BJT发展的MOSFET。第二节介绍先进工艺制程技术HKMG，以及FD-SOI和 FinFET器件结构。随着集成电路工艺制造技术不断发展，短沟道效应越来越严重，当氧化层的电性厚度接近1nm时，传统的SiON栅介质层不再是理想的绝缘体，栅极与衬底之间将会出现明显的量子隧穿效应，衬底的电子以量子的形式穿过栅介质层进入栅极，形成栅极漏电流，为了改善栅极漏电流，开发出高K介质材料的栅介质层，并用金属栅代替多晶硅栅，开发出HKMG工艺制程技术。当集成电路工艺制造技术的特征尺寸发展到22nm时，由于短沟道效应，平面结构的MOSFET会在器件关闭时，源漏之间依然出现严重的漏电问题，所以平面结构的MOSFET已经不能满足集成电路高性能的要求，在MOSFET的基础上开发出FD-SOI和3D结构的FinFET。
本文选自第一章第一节，第二节的内容暂时不会公开。《集成电路工艺、闩锁效应和ESD电路设计》一共五章内容，第一章介绍集成电路工艺制造技术的发展过程，第二章和第三章介绍主流的集成电路工艺制程技术，第四章介绍闩锁效应，第六章介绍ESD电路设计。未来我们会节选《集成电路工艺、闩锁效应和ESD电路设计》剩下章节的部分内容进行发布。
如果对本文或者《集成电路工艺、闩锁效应和ESD电路设计》有兴趣可以联系编著本人者或者负责本书的出版社。
1.1崛起的CMOS工艺制程技术
1.1.1 BJT（双极型）工艺制程技术简介
BJT工艺制程技术是最早出现的集成电路工艺制程技术，也是最早应用于实际生产的集成电路工艺制程技术。随着微电子工艺制程技术不断发展，工艺制程技术日趋先进，其后又出现了PMOS、 NMOS、 CMOS（Complementary Metal OxideSemiconductor）、 BiCMOS（Bipolar CMOS）和BCD（Bipolar CMOS DMOS）等工艺制程技术。
1947年，第一只点接触晶体管在贝尔实验室诞生，它的发明者是Bardeen、 Shockley和Brattain。1949年，贝尔实验室的Shockley提出PN结和双极结型晶体管理论。1951年贝尔实验室制造出第一只锗结型晶体管，1956年德州仪器制造出第一只硅结型晶体管，1970年硅平面工艺制程技术成熟，双极结型晶体管开始大批量生产。
双极型工艺制程技术大致可以分为两类大：一类是需要在器件之间制备电隔离区的双极型集成电路工艺制程技术，采用的隔离技术主要有PN结隔离、全介质隔离以及PN结-介质混合隔离等。采用这种工艺制程技术的双极型集成电路如TTL(晶体管-晶体管逻辑)电路，线性/ECL（射极耦合逻辑）电路，STTL（肖特基晶体管-晶体管逻辑）电路等。另一类是器件之间自然隔离的双极型集成电路工艺制程技术，I2L（集成注入逻辑）电路采用了这种工艺制程技术。如图1.1所示，它是属于第一类的采用PN结隔离技术的双极型集成电路的剖面图，VNPN是纵向NPN (Vertical NPN)，LPNP是横向PNP（Lateral PNP）。
图1.1双极型工艺集成电路剖面图
由于双极型工艺制程技术制造流程简单，制造成本低，另外在电路性能方面它具有高速度、高跨导、低噪声、高模拟精度、强电流驱动能力等方面的优势，它一直受到设计人员的青睐。双极型晶体管是电流控制器件，而且是两种载流子(电子和空穴)同时起作用，它通常用于电流放大型电路、功率放大型电路和高速电路。它一直在高速电路、模拟电路和功率电路中占主导地位，但是它的缺点是集成度低和功耗大，其纵向尺寸无法跟随横向尺寸成比例缩小，所以在VLSI（超大规模集成电路）中受到很大限制。在20世纪60年代之前集成电路基本是双极型工艺集成电路，双极型工艺集成电路也是史上最早发明的具有放大功能的集成电路，直到19世纪70年代NMOS和CMOS工艺集成电路开始在逻辑运算领域逐步取代双极型集成电路等统治地位，但是在模拟器件和大功率器件等领域双极型集成电路依然占据重要的地位。
1.1.2PMOS工艺制程技术简介
PMOS工艺制程技术是最早出现的MOS工艺制程技术，它出现在20世纪60年代。PMOS是电压控制器件，依靠空穴导电工作。PMOS是制作在N型衬底上的P沟道器件，采用铝栅控制器件形成反型层沟道，沟道连通源-漏端，使器件开启导通工作。由于空穴的迁移率较低，所以PMOS的速度很低，最小的门延时也要80~100ns。
PMOS铝栅是形成源和漏扩散区以后再经过一道光刻和刻蚀形成的，所以源和漏扩散区与制造栅采用两次光刻步骤，这两次光刻形成的图形会存在套刻不齐的问题，如图1.2（a）所示形成源漏扩散区需要一道光刻，而栅工艺也需要一道光刻，如图1.2（b）所示源和漏扩散区与铝栅产生交叠或者间距问题。当源和漏扩散区与铝栅套刻不齐时会造成器件尺寸误差和电性参数误差，也会造成器件无法形成沟道或者沟道中断等问题从而影响器件性能。为了解决这些问题，在PMOS版图设计上采用铝栅重叠设计，也就是铝栅设计的比实际的沟道要长一些，这样就造成铝栅与源和漏扩散区产生重叠，如图1.2（c）所示。这种铝栅重叠设计会导致栅极寄生电容Cgs（铝栅与源端的寄生电容）和Cgd（铝栅与漏端的寄生电容）增大，另外也要增加栅极长度，所以会增加器件的尺寸，也就降低了集成度。因为集成度低，所以PMOS工艺制程技术只能用于制作寄存器等中规模集成电路。
（a）形成源和漏扩散区 （b）源和漏扩散区与栅不对齐问题
（c）铝栅重叠设计
图1.2 PMOS工艺制程技术源、漏扩散区与栅不对齐现象
因为PMOS是电压控制器件，它的功耗也很低，它非常适合应用于逻辑运算集成电路。但是PMOS的速度很慢，所以PMOS工艺制程技术主要应用于手表和计算器等对速度要求非常低的领域。
如图1.3所示是1974年加德士半导体利用PMOS设计的时钟集成电路。
图1.3 加德士半导体PMOS时钟集成电路
1.1.3NMOS工艺制程技术简介
20世纪70年代初期，出现了NMOS工艺制程技术。NMOS也是电压控制器件，依靠电子导电工作。因为电子比空穴具有更高的迁移率，电子的迁移率µe大于空穴的迁移率µh，µe大约等于2.5µh，因而NMOS的电流驱动能力大约是PMOS的2倍多，所以采用NMOS工艺制程技术制造的集成电路性能比采用PMOS工艺制程技术制造的集成电路更具优越。NMOS工艺制程技术出现后，它很快取代了PMOS工艺制程技术，集成电路设计人员开始更倾向于采用NMOS技术设计电路。20世纪70年代到80年代初期，NMOS工艺制程技术被广泛应用于生产。由于NMOS工艺制程技术具有更高的集成度，并且NMOS的光刻步骤比双极型工艺制程技术少很多，与双极型工艺制程技术相比，利用NMOS工艺制程技术制造的集成电路更便宜。如图1.4所示是利用NMOS和电阻负载设计的逻辑门电路。
早期的NMOS工艺制程技术也是利用铝栅，所以也存在源和漏的扩散区与铝栅套刻不齐的问题。1968年出现了多晶硅栅（Polysilicon）工艺制程技术，并被应用到NMOS工艺制程技术和PMOS工艺制程技术上，因为多晶硅栅工艺制程技术是在形成源和漏扩散区之前进行的，另外多晶硅栅可以作为离子扩散的阻挡层，所以进行源和漏离子扩散时，源和漏扩散区与多晶硅栅是自对准的，不存在源和漏扩散区与多晶硅栅套刻不齐的问题，这种技术称为自对准技术，如图1.5所示是MOS工艺制程技术源和漏自对准技术。另外源和漏扩散区与多晶硅栅的离子扩散是同时进行的，多晶硅本身是绝缘体，它经过离子扩散重掺杂后，多晶硅的载流子浓度增加了，多晶硅变成导体可以用作电极和电极引线。
（a）形成硅栅 （b）源和漏扩散区与多晶硅栅离子扩散
图1.5 MOS工艺制程技术源和漏自对准技术
NMOS工艺制程技术采用源和漏自对准技术后不需要多晶硅栅重叠设计，这样就有效的改善了NMOS器件的可靠性，减小了栅极寄生电容Cgs和Cgd，相应的提高了NMOS器件的速度，同时减小了栅极尺寸，源和漏扩散区的尺寸也相应减小，最终减小了器件的尺寸，提高了速度，同时也增加了NMOS工艺集成电路的集成度。
随着NMOS工艺集成电路的集成度不断提高，每颗芯片可能含有上万门器件，在几兆赫数字时钟的脉冲下工作会变得相当慢，功耗和散热成为限制芯片性能的瓶颈。当器件密度从1000门增加到10000门，芯片功率从几百毫瓦增加到几瓦，当芯片的功耗达到几瓦时，已不能再用便宜的塑料封装，必须使用昂贵的陶瓷封装工艺制程技术，还要利用空气或水进行冷却。这些都限制了NMOS工艺制程技术在超大规模集成电路的应用。
1.1.4CMOS工艺制程技术简介
1963年飞兆（仙童）半导体公司研发实验室的C. T. Sah 和FrankWanlass提交了一篇关于CMOS工艺制程技术的论文，这是首次在半导体业界提出CMOS工艺制程技术，同时他们还用了一些实验数据对CMOS工艺制程技术进行了简单的解释。CMOS是互补金属氧化物半导体，把NMOS和PMOS制造在同一个芯片组成电路，CMOS工艺制程技术就是利用互补对称电路来配置连接PMOS和NMOS从而形成逻辑电路，这个电路的静态功耗几乎接近为零，这个理论可以很好的解决功耗问题，这一发现为CMOS工艺制程技术的发展奠定了理论基础。如图1.6所示是PMOS和NMOS组成的反相器电路。
1963年6月18日，Wanlass为CMOS工艺制程技术申请了专利，但是几天之后，他就离开了仙童，因为仙童宣布在他还没有确切的实验数据之前，仙童没有计划采用新技术，所以Wanlass没有机会去完成CMOS工艺制程技术项目。
1966年，美国RCA（美国无线电）公司研制出首颗门阵列（50门）CMOS集成电路。当时用CMOS工艺制程技术制造的集成电路的集成度并不高，而且速度也很慢，很容易引起闩锁效应烧毁电路，因此CMOS工艺制程技术受到半导体业界的嘲笑。因为60年代工艺制程技术还很落后，还没有研制出比较先进的LOCOS（硅局部氧化工艺）和STI（浅沟槽）隔离技术，CMOS工艺制程技术仍然采用PN结和重掺杂的P+保护环进行隔离，P+保护环要占用很大的面积，所以CMOS工艺集成电路的集成度很低，而且寄生电容也很大，电路运算速度非常慢。受到这些落后的工艺制程技术的限制，早期CMOS工艺制程技术的优势并没有发挥出来。而CMOS工艺制程技术的优点是功率耗散小和噪声容限大，所以早期的CMOS工艺制程技术主要用在玩具、手表和计算器等可以容忍较慢速度的电子领域。研究发现制作在蓝宝石上的CMOS工艺集成电路一个重要特性是它能抵抗相当高强度的辐射，所以CMOS工艺集成电路也应用在人造卫星和导弹等军事电子领域。在这类以蓝宝石为衬底的电路中NMOS和PMOS相互介电隔离，因而不会出现闩锁现象，但是蓝宝石衬底的价格非常昂贵，因而没办法得到普及和广泛的应用。
后来发明了LOCOS（硅局部氧化）隔离技术，以及引入更先进的离子注入技术代替离子扩散技术，还有光刻技术的不断发展，它们已经大大的改善了CMOS工艺集成电路的性能。随着工艺制程技术的不断发展，CMOS工艺集成电路的制造成本已经下降到和NMOS工艺集成电路相当了。此外，CMOS工艺制程技术能满足电路各种变化的独特性能要求，这使得CMOS工艺制程技术对芯片设计者格外具有吸引力。对于一个简单的CMOS反向器，无论输入端处于高电平还是低电平，只有一个器件处于导通状态，仅当开关瞬变的瞬间才会耗散一定功率。对于任意给定的时钟脉冲周期，只有在很短的时间内电路中的两个晶体管同时开启，所以CMOS工艺集成电路的功耗比NMOS工艺集成电路低很多，这就解决了因为散热导致封装受限制的问题。在功耗规定的封装范围内，与双极型和NMOS工艺制程技术相比，CMOS工艺制程技术能容纳更多的电路，使系统设计者获得更好的系统性能，不需要额外的风扇冷却，所以CMOS工艺制程技术可以很好的降低系统的成本。
如图1.7所示是0.35um LOCOS CMOS工艺集成电路剖面图。它是双阱CMOS工艺结构，利用PN结隔离和LOCOS隔离技术。3.3V PMOS器件做在NW中，3.3V NMOS器件做在PW中。
图1.7 0.35um LOCOS CMOS工艺集成电路剖面图
CMOS工艺制程技术的另外一个重要优点是无比例的逻辑设计，其逻辑摆幅在电源电压和地电位之间，这使得在选择电路的电源电压时，CMOS工艺制程技术具有更大的优势。20世纪80年代，随着工艺制程技术不断更新，经过改良后的CMOS工艺制程技术以低功耗、高密度的优势，已然成为VLSI的主流工艺制程技术。
图1.8 0.11um STI CMOS工艺集成电路剖面图
20世纪90年代，更多先进的工艺制程技术如STI、Salicide等被应用到CMOS工艺制程技术中，随着工艺制程技术的不断发展，CMOS工艺制程技术按比例不断缩小，器件的特征尺寸逐步缩小，使得CMOS工艺集成电路的工作速度不断提高，同时又可以选择较低的电源电压，CMOS工艺集成电路的性能已经可以与双极型工艺集成电路和BiCMOS抗衡。如图1.8所示是利用了STI和Salicide 工艺制程技术的0.11um CMOS工艺集成电路剖面图，它提供1.5V的NMOS和PMOS。21世纪，随着CMOS工艺制程技术的进步飞速向前发展，CMOS工艺集成电路的优点已经突显出来了，高的集成度、强的抗干扰能力、高的速度、低的静态功耗、宽的电源电压范围和宽的输出电压幅度等使得模拟集成电路设计技术也突飞猛进。由于CMOS工艺制程技术的多方面的优越性，使它成为数字电路、模拟电路以及数模混合电路的首选技术，虽然目前超过九成的集成电路芯片使用CMOS工艺制程技术，但是当年提出CMOS工艺制程技术的Frank M. Wanlass.和C.T.Sah，却随着时间的流逝，而渐渐被人遗忘。
1.1.5BiCMOS工艺制程技术简介
随着集成电路的快速发展及其应用领域的不断扩大，通信业界对于大规模集成电路的小型化、高速、低电源电压、低功耗和高性价比等方面的要求越来越高。虽然传统的双极型工艺制程技术具有高速度、强电流驱动和高的模拟精度等方面的优点，但双极型集成电路在功耗和集成度方面却无法满足VLSI系统集成多方面的发展需要，而CMOS工艺集成电路在低功耗、高度集成和强抗干扰能力等方面有着双极型电路无法比拟的优势，但是20世纪70、80年代的CMOS工艺集成电路速度低、驱动能力差，它只能满足低速的数字集成电路和小功率模拟集成电路的需要。由此可见，无论是单一早期落后的CMOS工艺制程技术，还是单一的双极型工艺制程技术都无法满足VLSI系统集成多方面性能的要求，因此只有融合CMOS工艺制程技术和双极型工艺制程技术这两种工艺制程技术各自的优点，才能满足早期VLSI系统集成多方面的要求，制造CMOS工艺制程技术和双极型工艺制程技术的混合电路BiCMOS工艺制程技术才是早期VLSI发展的必然产物。BiCMOS是双极-互补金属氧化物半导体，简单来说BiCMOS工艺制程技术是将双极型器件和CMOS器件同时制造在同一芯片上，发挥它们各自的优势，克服各自的缺点，综合双极型器件的高跨导、强驱动能力和CMOS器件的低功耗、高集成度的优点，使BiCMOS工艺集成电路集高速度、高集成度和低功耗于一体，为高速、高集成度、高性能及强驱动的集成电路发展开辟了一条新的道路。
图1.9 0.35um BiCMOS工艺制程技术的器件剖面图
如图1.9所示是0.35um BiCMOS工艺制程技术的器件剖面图。BiCMOS工艺制程技术是以传统CMOS工艺制程技术为基础，增加少量的工艺步骤而成。它包含3.3V NMOS、3.3V PMOS、纵向NPN结构（VNPN）和横向PNP结构(LPNP)。
按照基本工艺制程技术的类型，BiCMOS工艺制程技术又可以分为以CMOS工艺制程技术为基础的BiCMOS工艺制程技术，或者以双极型工艺制程技术为基础的BiCMOS工艺制程技术。以CMOS工艺制程技术为基础的BiCMOS工艺制程技术对保证MOS器件的性能比较有利，而以双极型工艺制程技术为基础的BiCMOS工艺制程技术对保证双极型器件的性能比较有利。由于实际应用中，影响BiCMOS器件性能的主要是双极性晶体管部分，因此以双极型工艺制程技术为基础的BiCMOS工艺制程技术较为常用。
BiCMOS工艺集成电路的基本设计思想是芯片内部逻辑部分采用CMOS器件为主要单元电路，而输入输出缓冲电路和驱动部分电路要求驱动大电容负载所以使用双极型器件，这是最早的BiCMOS工艺数字集成电路的设计方案。因此BiCMOS工艺集成电路既具有CMOS工艺集成电路的高集成度和低功耗的优点，又获得了双极型集成电路的高速和强电流驱动能力的优势。
随着BiCMOS工艺制程技术的不断进步，在更先进的BiCMOS工艺制程技术中，设计人员已经可以将双极型器件也集成到逻辑门中，因为这样可以大幅提升逻辑门的速度，虽然加入双极型器件的逻辑门会增加大概10~20%的芯片面积，但是考虑到其负载能力的增强，与CMOS逻辑门相比，BiCMOS逻辑门的实际集成度还是有很大的提升。另外与CMOS逻辑门类似，BiCMOS逻辑门电路的输出端两管轮番导通，所以这种BiCMOS逻辑门的静态功耗几乎接近于零，而且在同样的设计尺寸下，BiCMOS逻辑门的速度会更加快。
如图1.10所示是基本的BiCMOS反相器逻辑门电路，为了清楚起见，MOS器件用符号M表示，双极型器件用T表示。T1和T2构成推拉式输出级。而Mp、Mn、Mn1和Mn2所组成的输入级与基本的CMOS反相器逻辑门的输入级很相似。输入信号In同时作用于Mp和Mn的栅极。当In为高电压时Mn导通而Mp截止；而当In为低电压时，情况则相反，Mp导通，Mn截止。当输出端接有同类BiCMOS逻辑门电路时，输出级能提供足够大的电流为电容性负载充电。同理，已充电的电容负载也能迅速地通过T2放电。
上述电路中T1和T2的基区存储电荷亦可通过Mn1和Mn2释放，以加快电路的开关速度。当In为高电压时Mn1导通，T1基区的存储电荷迅速消散。这种作用与TTL门电路的输入级中T1类似。同理，当In为低电压时，电源电压VDD通过Mp提供激励使Mn2导通，显然T2基区的存储电荷通过Mn2而释放。所以门电路的开关速度可得到有效的改善。
在功耗方面，以32位的CPU采用CMOS工艺制程技术为例，CPU芯片外主线要有较大的带电容负载的能力。32位的CPU包含有10个或者更多的接口器件，但同一时间内只有一条主线是激活的，亦即每一条主线有90%的时间不工作。如果采用双极工艺制程技术制作传统的接口驱动电路可以保证数据传输速度，但是功耗却大了些。因为单纯双极型接口驱动电路，即使接口驱动电路不被激活时它也在不停地消耗功率，所以整个CPU的静态功耗非常大。如果BiCMOS工艺制程技术制作接口驱动电路，则不被激活的接口驱动电路功耗非常小，在很多情况下，静态功耗可以节省接近100%，而传统主线接口驱动电路的功耗约占整个系统功耗的30%，所以这种省电效果非常显著，因而特别适用于手机、个人数字处理器和笔记本电脑等一类使用电池的通信、计算机和网络设备中。更为有利的是，BiCMOS数字集成电路的速度与先进的双极型电路不相上下，这与高速数字通信系统的速度要求是相适应的。
目前，BiCMOS工艺制程技术主要用于RF电路、LED控制驱动和IGBT控制驱动等芯片设计，对于高度集成的片上系统（SOC）芯片设计，CMOS工艺制程技术还是最理想的选择。
1.1.6BCD工艺制程技术简介
1986年意法半导体(ST)公司率先研制成功BCD工艺制程技术。BCD工艺制程技术就是把BJT，CMOS和DMOS器件同时制作在同一芯片上。BCD工艺制程技术除了综合了双极器件高跨导、强负载驱动能力和高CMOS集成度、低功耗的优点，使其互相取长补短，发挥各自的优点外，更为重要的是它还综合了高压DMOS器件的高压大电流驱动能力的特性，使DMOS可以在开关模式下工作，功耗极低。从而不需要昂贵的陶瓷封装和冷却系统就可以将大功率传递给负载。低功耗是BCD工艺集成电路的一个主要优点之一。
BCD工艺集成电路可大幅降低功率耗损，提高系统性能，节省电路的封装费用，并具有更好的可靠性。BCD工艺集成电路中的DMOS 器件得独特耐高压结构决定了它的漏端能承受高压，而且可在小面积内做超大尺寸器件，做到高集成度。DMOS器件适合用于设计模拟电路和输出驱动，尤其是高压功率部分，但不适合做逻辑处理，CMOS器件可以弥补它这个缺点。
DMOS与CMOS器件结构类似，也是由源、漏和栅组成，但是DMOS器件的漏端击穿电压非常高。DMOS器件主要有两种类型，一种是垂直双扩散金属氧化物半导体场效应管VDMOSFET (Vertical Double Diffused MOSFET)，另一种是横向双扩散金属氧化物半导体场效应管LDMOSFET (Lateral Double Diffused MOSFET)。如图1.11所示是VDMOSFET和LDMOSFET剖面图。VDMOSFET的漏端是从衬底接线的，它的源端，栅端和漏端不在一个面，所以它只能做分立器件，而不能与其它CMOS集成在一个芯片。LDMOSFET是的三端（源端，栅端和漏端）是在同一个平面，LDMOSFET很容易与CMOS工艺制程技术兼容而被广泛应用于集成电路设计。
（a）VDMOSFET剖面图 （b）LDMOSFET剖面图
图1.11 VDMOSFET和LDMOSFET剖面图
DMOS器件是功率输出级电路的核心，它往往占据整个芯片面积的一半以上，它是整个BCD工艺集成电路的关键。DMOS器件是由成百上千的单一结构的DMOS单元所组成的，它的面积是由一个芯片所需要的驱动能力所决定的。既然DMOS器件在BCD工艺集成电路中的作用如此重要，所以它的性能直接决定了芯片的驱动能力和芯片面积。对于一个由多个基本单元结构组成的LDMOS器件，其中一个最重要的参数是导通电阻Rds(on)。Rds(on)是指在LDMOS导通工作时，从漏到源的等效电阻。对于LDMOS器件应尽可能减小导通电阻，这是BCD工艺制程技术所追求的目标。当导通电阻很小时，器件就会提供一个很好的开关特性，因为对于特定的电压，小的导通电阻意味着有较大的输出电流，从而可以具有更强的驱动能力。DMOS的主要技术指标有：导通电阻、阈值电压和击穿电压等。
BCD工艺制程技术的发展不像标准CMOS工艺制程技术那样一直遵循Moore定律向更小线宽、更快的速度方向发展。BCD工艺制程技术朝着三个方向分化发展：高压、高功率和高密度。
高压BCD工艺制程技术主要的电压范围是500～700V，高压BCD工艺制程技术主要的应用是电子照明和工业控制；
高功率BCD工艺制程技术主要的电压范围是40～90V，主要的应用是汽车电子和手机RF功率放大器输出级。它的特点是大电流驱动能力和中等电压，而控制电路往往比较简单；
高密度BCD工艺制程技术主要的电压范围是5～50V，一些汽车电子应用会到70V，在此应用领域，BCD技术将集成越来越复杂的功能，比如将信号处理器和功率激励部分同时集成在同一块芯片上。
未来电子系统的主要市场是多媒体应用、便携性及互连性。这些系统中会包含越来越复杂的高速集成电路，加上专用的多功能芯片来管理外围的显示、灯光、照相、音频、射频通信等。为实现低功耗和高效率功率模块，需要混合技术来提供高压能力和超低漏电以保证足够的待机时间，同时在电池较低的电压供电下也能保持良好的性能，目前一些新兴BCD技术正在形成。
BCD工艺制程技术的只适合某些对功率器件尤其是BJT器件或大电流LDMOS器件要求比较高的IC产品。BCD工艺制程技术的工艺步骤中有大量工艺是为了改善BJT和LDMOS的大电流特性，所以它的成本相对传统的CMOS要高很多。对于一些用途单一的LCD和LED高压驱动芯片，它们的要求是驱动高压信号，并没有大功率的要求，所以一种基于传统CMOS工艺制程技术的低成本的HV CMOS工艺制程技术被开发出来。HV-CMOS工艺制程技术是基于传统CMOS工艺制程技术向高压的延伸，由于HV-CMOS的成本比BCD低很多，所以利用HV-CMOS生产出来的产品在市场上具有更高的竞争力。
HV-CMOS工艺制程技术是把CMOS和DDDMOS（DoubleDrift Drain MOS）/ FDMOS(Field OxideDrift MOS)制造在同一个芯片上。HV-MOS与LDMOS不同，LDMOS的优点是高跨导(导通电阻低)、强负载驱动能力和高功率，而HV-MOS的优点是工作电压是中高压（一般小于40V），尺寸小，高集成度。HV-MOS比LDMOS的电流驱动能力要差很多，但并不影响芯片功能。HV-MOS的器件结构决定了它的源端和漏端都能承受高压，HV-MOS器件适合用于模拟电路和输出驱动，尤其是高压部分，但不适合做逻辑处理，CMOS器件可以弥补它这个缺点。
图1.12 0.13um HV-MOS器件剖面图
如图1.12所示是0.13um HV-MOS器件剖面图，只画出了高压器件HVNMOS和HVPMOS的剖面图。HVNMOS制造在HVPW里，源端或者漏端与器件沟道用STI隔开，NF是N型轻掺杂扩散区，目的是提高源端或者漏端与衬底HVPW的击穿电压。HVPMOS制造在HVNW里，源端或者漏端与器件沟道也用STI隔开，PF是P型轻掺杂扩散区，目的是提高源端或者漏端与衬底HVNW的击穿电压。HV-CMOS工艺制程技术是以传统CMOS工艺制程技术为基础，增加少量的高压工艺步骤而成，例如HVPW、HVNW、NF、PF和高压栅介质层。
HV-CMOS工艺制程技术主要应用在AC/DC转换电路，DC/DC 转换电路，高压模数混合电路等。HV-CMOS工艺集成电路主要应用在LCD和LED屏幕驱动芯片。
1.1.8MOS的发展历史
1. 1962年，美国无线电公司制造出基于场效应管的芯片。
2. 1963年，飞兆（也称仙童）半导体公司研发实验室的C. T. Sah 和FrankWanlass在一篇论文中指出，当处于以互补性对称电路配置连接PMOS和NMOS形成逻辑电路时，这个电路的静态功耗几乎接近于零。这一发现为CMOS工艺制程技术的发展奠定了理论基础。
3. 1964年，通用微电子公司利用MOS工艺制程技术制造了第一个计算器芯片组。
4. 1967年，飞兆半导体公司利用MOS工艺制程技术制造出8位算术运算及累加器。
5. 1968年，飞兆半导体公司的Federico Faggin和TomKlein利用硅栅结构改进了MOS集成电路的可靠性、速度和封装集成度，制成第一个商用硅栅集成电路(飞兆3708)。同年，Burroughs制造出了第一台使用MOS集成电路的计算机（B2500和B3500）。
6. 1971年，Intel（英特尔）推出全球首个单片微处理器Intel 4004，但并未采用CMOS工艺制程技术，而是PMOS工艺制程技术。
7. 1973年，Intel推出8008，仍采用了PMOS工艺制程技术。
8. 1974年，美国无线电公司公司推出RCA 1802，业界首次将CMOS工艺制程技术用于制造微处理器芯片。
9. 1975年，IBM推出CMOS RISC芯片。
10. 1978年，Intel推出第二代处理器Intel 8086，改PMOS工艺制程技术为NMOS工艺制程技术。
11. 1981年：IDT（艾迪悌 - Integrated DeviceTechnology）推出64kb CMOS SRAM。
12. 1982年，Intel推出80286处理器，首次将CMOS工艺制程技术用于CPU制作。距离CMOS思想的提出，差不多已经过去了20年时间。
13. 1985年，IBM开始在RISC大型机中采用CMOS芯片，但直到1997年IBM才宣布此后所有的大型机都将只配备CMOS而不再采用双极型晶体管。
编著者：
温德通，本科毕业于西安电子科技大学，2008年至2010年就职于中芯国际集成电路制造(上海)有限公司，2010年至今就职于晶门科技(深圳)有限公司，从事集成电路工艺，器件，Latch Up和ESD电路设计相关的工作。联系方式：[email protected]出版负责人：吕 潇，联系方式：[email protected]
为了更好地便于大家交流学习，EETOP按区域组建了一些微信群，欢迎所在区域的网友加入各自的区域群，加群方法： 先加 jack_eetop 为好友，发送如下信息：加群+区域+单位（或院校）+职业。如果加入的是以省为单位的群，则需按以下格式发送加群信息：加群+省名+城市名+单位（或院校）+职业
比如： 加群+北京+利达科技+数字IC设计
加群+浙江+杭州+xxx公司+xxx设计
目前先开通如下7个区域群，欢迎对号入座。
长按二维码，加群主为好友，拉你入群
EETOP北京群 EETOP苏州 EETOP上海 EETOP深圳
EETOP成都 EETOP西安 EETOP浙江
此外，我们也会陆续开通一些行业群，现已开通：
EETOP汽车电子 , EETOP GPU&深度学习, EETOP 物联网
欢迎业内人士加入
请按如下格式填写：加群+汽车(或 GPU等)+单位
加群前请务必在朋友圈分享至少一篇EETOP的微信文章
点击阅读原文，查看更多
