《集成电路工艺、闩锁效应和ESD电路设计》节选

内容简述：

《集成电路工艺、闩锁效应和 ESD 电路设计》第一章分两节，第一节内容主要介绍集成电路工艺制程技术的发展过程，集成电路工艺制造技术从最初的 BJT 工艺制造技术发展到 CMOS 工艺制造技术，并在 CMOS 工艺制造技术的基础上衍生出 BiCMOS 、 BCD 和 HV-CMOS 工艺制作技术以满足不同功能集成电路的要求。同时器件也从最初的 BJT 发展的 MOSFET 。第二节介绍先进工艺制程技术 HKMG ，以及 FD-SOI 和 FinFET 器件结构。随着集成电路工艺制造技术不断发展，短沟道效应越来越严重，当氧化层的电性厚度接近 1nm 时，传统的 SiON 栅介质层不再是理想的绝缘体，栅极与衬底之间将会出现明显的量子隧穿效应，衬底的电子以量子的形式穿过栅介质层进入栅极，形成栅极漏电流，为了改善栅极漏电流，开发出高 K 介质材料的栅介质层，并用金属栅代替多晶硅栅，开发出 HKMG 工艺制程技术。 当集成电路工艺制造技术的特征尺寸发展到 22nm 时，由于短沟道效应，平面结构的 MOSFET 会在器件关闭时，源漏之间依然出现严重的漏电问题，所以平面结构的 MOSFET 已经不能满足集成电路高性能的要求，在 MOSFET 的基础上开发出 FD-SOI 和 3D 结构的 FinFET 。

本文选自第一章第一节，第二节的内容暂时不会公开。 《集成电路工艺、闩锁效应和 ESD 电路设计》一共五章内容，第一章介绍集成电路工艺制造技术的发展过程，第二章和第三章介绍主流的集成电路工艺制程技术，第四章介绍闩锁效应，第六章介绍 ESD 电路设计。 未来我们会节选《集成电路工艺、闩锁效应和 ESD 电路设计》剩下章节的部分内容进行发布。

如果对本文或者《集成电路工艺、闩锁效应和 ESD 电路设计》有兴趣可以联系编著本人者或者负责本书的出版社。

1.1 崛起的 CMOS 工艺制程技术

1.1.1 BJT （双极型）工艺制程技术简介

BJT 工艺制程技术是最早出现的集成电路工艺制程技术，也是最早应用于实际生产的集成电路工艺制程技术。随着微电子工艺制程技术不断发展，工艺制程技术日趋先进，其后又出现了 PMOS 、 NMOS 、 CMOS （ Complementary Metal OxideSemiconductor ）、 BiCMOS （ Bipolar CMOS ）和 BCD （ Bipolar CMOS DMOS ）等工艺制程技术。

1947 年，第一只点接触晶体管在贝尔实验室诞生，它的发明者是 Bardeen 、 Shockley 和 Brattain 。 1949 年，贝尔实验室的 Shockley 提出 PN 结和双极结型晶体管理论。 1951 年贝尔实验室制造出第一只锗结型晶体管， 1956 年德州仪器制造出第一只硅结型晶体管， 1970 年硅平面工艺制程技术成熟，双极结型晶体管开始大批量生产。

双极型工艺制程技术大致可以分为两类大：一类是需要在器件之间制备电隔离区的双极型集成电路工艺制程技术，采用的隔离技术主要有 PN 结隔离、全介质隔离以及 PN 结 - 介质混合隔离等。采用这种工艺制程技术的双极型集成电路如 TTL( 晶体管 - 晶体管逻辑 ) 电路，线性 /ECL （射极耦合逻辑）电路， STTL （肖特基晶体管 - 晶体管逻辑）电路等。另一类是器件之间自然隔离的双极型集成电路工艺制程技术， I ² L （集成注入逻辑）电路采用了这种工艺制程技术。如图 1.1 所示，它是属于第一类的采用 PN 结隔离技术的双极型集成电路的剖面图， VNPN 是纵向 NPN (Vertical NPN) ， LPNP 是横向 PNP （ Lateral PNP ）。

图 1.1 双极型工艺集成电路剖面图

由于双极型工艺制程技术制造流程简单，制造成本低，另外在电路性能方面它具有高速度、高跨导、低噪声、高模拟精度、强电流驱动能力等方面的优势，它一直受到设计人员的青睐。双极型晶体管是电流控制器件，而且是两种载流子 ( 电子和空穴 ) 同时起作用，它通常用于电流放大型电路、功率放大型电路和高速电路。它一直在高速电路、模拟电路和功率电路中占主导地位，但是它的缺点是集成度低和功耗大，其纵向尺寸无法跟随横向尺寸成比例缩小，所以在 VLSI （超大规模集成电路）中受到很大限制。在 20 世纪 60 年代之前集成电路基本是双极型工艺集成电路，双极型工艺集成电路也是史上最早发明的具有放大功能的集成电路，直到 19 世纪 70 年代 NMOS 和 CMOS 工艺集成电路开始在逻辑运算领域逐步取代双极型集成电路等统治地位，但是在模拟器件和大功率器件等领域双极型集成电路依然占据重要的地位。

1.1.2PMOS 工艺制程技术简介

PMOS 工艺制程技术是最早出现的 MOS 工艺制程技术，它出现在 20 世纪 60 年代。 PMOS 是电压控制器件，依靠空穴导电工作。 PMOS 是制作在 N 型衬底上的 P 沟道器件，采用铝栅控制器件形成反型层沟道，沟道连通源 - 漏端，使器件开启导通工作。由于空穴的迁移率较低，所以 PMOS 的速度很低，最小的门延时也要 80~100ns 。

PMOS 铝栅是形成源和漏扩散区以后再经过一道光刻和刻蚀形成的，所以源和漏扩散区与制造栅采用两次光刻步骤，这两次光刻形成的图形会存在套刻不齐的问题，如图 1.2 （ a ）所示形成源漏扩散区需要一道光刻，而栅工艺也需要一道光刻，如图 1.2 （ b ）所示源和漏扩散区与铝栅产生交叠或者间距问题。当源和漏扩散区与铝栅套刻不齐时会造成器件尺寸误差和电性参数误差，也会造成器件无法形成沟道或者沟道中断等问题从而影响器件性能。为了解决这些问题，在 PMOS 版图设计上采用铝栅重叠设计，也就是铝栅设计的比实际的沟道要长一些，这样就造成铝栅与源和漏扩散区产生重叠，如图 1.2 （ c ）所示。这种铝栅重叠设计会导致栅极寄生电容 Cgs （铝栅与源端的寄生电容）和 Cgd （铝栅与漏端的寄生电容）增大，另外也要增加栅极长度，所以会增加器件的尺寸，也就降低了集成度。因为集成度低，所以 PMOS 工艺制程技术只能用于制作寄存器等中规模集成电路。

（ a ）形成源和漏扩散区 （ b ）源和漏扩散区与栅不对齐问题

（ c ）铝栅重叠设计

图 1.2 PMOS 工艺制程技术源、漏扩散区与栅不对齐现象

因为 PMOS 是电压控制器件，它的功耗也很低，它非常适合应用于逻辑运算集成电路。但是 PMOS 的速度很慢，所以 PMOS 工艺制程技术主要应用于手表和计算器等对速度要求非常低的领域。

如图 1.3 所示 是 1974 年加德士半导体利用 PMOS 设计的 时钟集成电路。

图 1.3 加德士半导体 PMOS 时钟集成电路

1.1.3NMOS 工艺制程技术简介

20 世纪 70 年代初期，出现了 NMOS 工艺制程技术。 NMOS 也是电压控制器件，依靠电子导电工作。因为电子比空穴具有更高的迁移率，电子的迁移率 µ _e 大于空穴的迁移率 µ _h ， µ _e 大约等于 2.5 µ _h ，因而 NMOS 的电流驱动能力大约是 PMOS 的 2 倍多，所以采用 NMOS 工艺制程技术制造的集成电路性能比采用 PMOS 工艺制程技术制造的集成电路更具优越。 NMOS 工艺制程技术出现后，它很快取代了 PMOS 工艺制程技术，集成电路设计人员开始更倾向于采用 NMOS 技术设计电路。 20 世纪 70 年代到 80 年代初期， NMOS 工艺制程技术被广泛应用于生产。由于 NMOS 工艺制程技术具有更高的集成度，并且 NMOS 的光刻步骤比双极型工艺制程技术少很多，与双极型工艺制程技术相比，利用 NMOS 工艺制程技术制造的集成电路更便宜。如图 1.4 所示是 利用 NMOS 和电阻负载设计的逻辑门电路。

早期的 NMOS 工艺制程技术也是利用铝栅，所以也存在源和漏的扩散区与铝栅套刻不齐的问题。 1968 年出现了多晶硅栅（ Polysilicon ）工艺制程技术，并被应用到 NMOS 工艺制程技术和 PMOS 工艺制程技术上，因为多晶硅栅 工艺制程技术 是在形成源和漏扩散区之前进行的，另外多晶硅栅可以作为离子扩散的阻挡层，所以进行源和漏离子扩散时，源和漏扩散区与多晶硅栅是自对准的，不存在源和漏扩散区与多晶硅栅套刻不齐的问题，这种技术称为自对准技术，如图 1.5 所示是 MOS 工艺制程技术源和漏自对准技术。另外源和漏扩散区与多晶硅栅的离子扩散是同时进行的，多晶硅本身是绝缘体，它经过离子扩散重掺杂后，多晶硅的载流子浓度增加了，多晶硅变成导体可以用作电极和电极引线。

（ a ）形成硅栅 （ b ）源和漏扩散区与多晶硅栅离子扩散

图 1.5 MOS 工艺制程技术源和漏自对准技术

NMOS 工艺制程技术采用源和漏自对准技术后不需要多晶硅栅重叠设计，这样就有效的改善了 NMOS 器件的可靠性，减小了栅极寄生电容 Cgs 和 Cgd ，相应的提高了 NMOS 器件的速度，同时减小了栅极尺寸，源和漏扩散区的尺寸也相应减小，最终减小了器件的尺寸，提高了速度，同时也增加了 NMOS 工艺集成电路的集成度。

随着 NMOS 工艺集成电路的集成度不断提高，每颗芯片可能含有上万门器件，在几兆赫数字时钟的脉冲下工作会变得相当慢，功耗和散热成为限制芯片性能的瓶颈。当器件密度从 1000 门增加到 10000 门， 芯片功率从几百毫瓦增加到几瓦，当芯片的功耗达到几瓦时，已不能再用便宜的塑料封装，必须使用昂贵的陶瓷封装工艺制程技术，还要利用空气或水进行冷却。这些都限制了 NMOS 工艺制程技术在超大规模集成电路的应用。

1.1.4CMOS 工艺制程技术简介

1963 年飞兆（仙童）半导体公司研发实验室的 C. T. Sah 和 FrankWanlass 提交了一篇关于 CMOS 工艺制程技术的论文，这是首次在半导体业界提出 CMOS 工艺制程技术，同时他们还用了一些实验数据对 CMOS 工艺制程技术进行了简单的解释。 CMOS 是互补金属氧化物半导体，把 NMOS 和 PMOS 制造在同一个芯片组成电路， CMOS 工艺制程技术就是利用互补对称电路来配置连接 PMOS 和 NMOS 从而形成逻辑电路，这个电路的静态功耗几乎接近为零，这个理论可以很好的解决功耗问题，这一发现为 CMOS 工艺制程技术的发展奠定了理论基础。如图 1.6 所示是 PMOS 和 NMOS 组成的反相器电路。

1963 年 6 月 18 日， Wanlass 为 CMOS 工艺制程技术申请了专利，但是几天之后，他就离开了仙童，因为仙童宣布在他还没有确切的实验数据之前，仙童没有计划采用新技术，所以 Wanlass 没有机会去完成 CMOS 工艺制程技术项目。

1966 年，美国 RCA （美国无线电）公司研制出首颗门阵列（ 50 门） CMOS 集成电路。当时用 CMOS 工艺制程技术制造的集成电路的集成度并不高，而且速度也很慢，很容易引起闩锁效应烧毁电路，因此 CMOS 工艺制程技术受到半导体业界的嘲笑。因为 60 年代工艺制程技术还很落后，还没有研制出比较先进的 LOCOS （硅局部氧化工艺）和 STI （浅沟槽）隔离技术， CMOS 工艺制程技术仍然采用 PN 结和重掺杂的 P+ 保护环进行隔离， P+ 保护环要占用很大的面积，所以 CMOS 工艺集成电路的集成度很低，而且寄生电容也很大，电路运算速度非常慢。受到这些落后的工艺制程技术的限制，早期 CMOS 工艺制程技术的优势并没有发挥出来。而 CMOS 工艺制程技术的优点是功率耗散小和噪声容限大，所以早期的 CMOS 工艺制程技术主要用在玩具、手表和计算器等可以容忍较慢速度的电子领域。研究发现制作在蓝宝石上的 CMOS 工艺集成电路一个重要特性是它能抵抗相当高强度的辐射，所以 CMOS 工艺集成电路也应用在人造卫星和导弹等军事电子领域。在这类以蓝宝石为衬底的电路中 NMOS 和 PMOS 相互介电隔离，因而不会出现闩锁现象，但是蓝宝石衬底的价格非常昂贵，因而没办法得到普及和广泛的应用。

后来发明了 LOCOS （硅局部氧化）隔离技术，以及引入更先进的离子注入技术代替离子扩散技术，还有光刻技术的不断发展，它们已经大大的改善了 CMOS 工艺集成电路的性能。随着工艺制程技术的不断发展， CMOS 工艺集成电路的制造成本已经下降到和 NMOS 工艺集成电路相当了。此外， CMOS 工艺制程技术能满足电路各种变化的独特性能要求，这使得 CMOS 工艺制程技术对芯片设计者格外具有吸引力。对于一个简单的 CMOS 反向器，无论输入端处于高电平还是低电平，只有一个器件处于导通状态，仅当开关瞬变的瞬间才会耗散一定功率。对于任意给定的时钟脉冲周期，只有在很短的时间内电路中的两个晶体管同时开启，所以 CMOS 工艺集成电路的功耗比 NMOS 工艺集成电路低很多，这就解 决了因为散热导致封装受限制的问题。在功耗规定的封装范围内，与双极型和 NMOS 工艺制程技术相比， CMOS 工艺制程技术能容纳更多的电路，使系统设计者获得更好的系统性能，不需要额外的风扇冷却，所以 CMOS 工艺制程技术可以很好的降低系统的成本。

如图 1.7 所示是 0.35um LOCOS CMOS 工艺集成电路剖面图。它是双阱 CMOS 工艺结构，利用 PN 结隔离和 LOCOS 隔离技术。 3.3V PMOS 器件做在 NW 中， 3.3V NMOS 器件做在 PW 中。

图 1.7 0.35um LOCOS CMOS 工艺集成电路剖面图

CMOS 工艺制程技术的另外一个重要优点是无比例的逻辑设计，其逻辑摆幅在电源电压和地电位之间，这使得在选择电路的电源电压时， CMOS 工艺制程技术具有更大的优势。 20 世纪 80 年代，随着工艺制程技术不断更新，经过改良后的 CMOS 工艺制程技术以低功耗、高密度的优势，已然成为 VLSI 的主流 工艺制程技术 。

图 1.8 0.11um STI CMOS 工艺集成电路剖面图

20 世纪 90 年代，更多先进的工艺制程技术如 STI 、 Salicide 等被应用到 CMOS 工艺制程技术中，随着工艺制程技术的不断发展， CMOS 工艺制程技术按比例不断缩小，器件的特征尺寸逐步缩小，使得 CMOS 工艺集成电路的工作速度不断提高，同时又可以选择较低的电源电压， CMOS 工艺集成电路的性能已经可以与双极型工艺集成电路和 BiCMOS 抗衡。如图 1.8 所示是 利用了 STI 和 Salicide 工艺制程技术的 0.11um CMOS 工艺集成电路剖面图，它提供 1.5V 的 NMOS 和 PMOS 。 21 世纪，随着 CMOS 工艺制程技术的进步飞速向前发展， CMOS 工艺集成电路的优点已经突显出来了，高的集成度、强的抗干扰能力、高的速度、低的静态功耗、宽的电源电压范围和宽的输出电压幅度等使得模拟集成电路设计技术也突飞猛进。由于 CMOS 工艺制程技术的多方面的优越性，使它成为数字电路、模拟电路以及数模混合电路的首选技术，虽然目前超过九成的集成电路芯片使用 CMOS 工艺制程技术 ，但是当年提出 CMOS 工艺制程技术的 Frank M. Wanlass. 和 C.T.Sah ，却随着时间的流逝，而渐渐被人遗忘。

1.1.5BiCMOS 工艺制程技术简介

随着集成电路的快速发展及其应用领域的不断扩大，通信业界对于大规模集成电路的小型化、高速、低电源电压、低功耗和高性价比等方面的要求越来越高。虽然传统的双极型工艺制程技术具有高速度、强电流驱动和高的模拟精度等方面的优点，但双极型集成电路在功耗和集成度方面却无法满足 VLSI 系统集成多方面的发展需要，而 CMOS 工艺集成电路在低功耗、高度集成和强抗干扰能力等方面有着双极型电路无法比拟的优势，但是 20 世纪 70 、 80 年代的 CMOS 工艺集成电路速度低、驱动能力差，它只能满足低速的数字集成电路和小功率模拟集成电路的需要。由此可见，无论是单一早期落后的 CMOS 工艺制程技术，还是单一的双极型工艺制程技术都无法满足 VLSI 系统集成多方面性能的要求，因此只有融合 CMOS 工艺制程技术和双极型工艺制程技术这两种工艺制程技术各自的优点，才能满足早期 VLSI 系统集成多方面的要求，制造 CMOS 工艺制程技术和双极型工艺制程技术的混合电路 BiCMOS 工艺制程技术才是早期 VLSI 发展的必然产物。 BiCMOS 是双极 - 互补金属氧化物半导体，简单来说 BiCMOS 工艺制程技术是将双极型器件和 CMOS 器件同时制造在同一芯片上，发挥它们各自的优势，克服各自的缺点，综合双极型器件的高跨导、强驱动能力和 CMOS 器件的低功耗、高集成度的优点，使 BiCMOS 工艺集成电路集高速度、高集成度和低功耗于一体，为高速、高集成度、高性能及强驱动的集成电路发展开辟了一条新的道路。

图 1.9 0.35um BiCMOS 工艺 制程技术的 器件剖面图

如图 1.9 所示是 0.35um BiCMOS 工艺制程技术的 器件剖面图。 BiCMOS 工艺制程技术是以传统 CMOS 工艺制程技术为基础，增加少量的工艺步骤而成。它包含 3.3V NMOS 、 3.3V PMOS 、 纵向 NPN 结构（ VNPN ）和横向 PNP 结构 (LPNP) 。

按照基本工艺制程技术的类型， BiCMOS 工艺制程技术又可以分为以 CMOS 工艺制程技术为基础的 BiCMOS 工艺制程技术，或者以双极型工艺制程技术为基础的 BiCMOS 工艺制程技术。以 CMOS 工艺制程技术为基础的 BiCMOS 工艺制程技术对保证 MOS 器件的性能比较有利，而以双极型工艺制程技术为基础的 BiCMOS 工艺制程技术对保证双极型器件的性能比较有利。由于实际应用中，影响 BiCMOS 器件性能的主要是双极性晶体管部分，因此以双极型工艺制程技术为基础的 BiCMOS 工艺制程技术较为常用。

BiCMOS 工艺集成电路的基本设计思想是芯片内部逻辑部分采用 CMOS 器件为主要单元电路，而输入输出缓冲电路和驱动部分电路要求驱动大电容负载所以使用双极型器件，这是最早的 BiCMOS 工艺数字集成电路的设计方案。因此 BiCMOS 工艺集成电路既具有 CMOS 工艺集成电路的高集成度和低功耗的优点，又获得了双极型集成电路的高速和强电流驱动能力的优势。

随着 BiCMOS 工艺制程技术的不断进步，在更先进的 BiCMOS 工艺制程技术中，设计人员已经可以将双极型器件也集成到逻辑门中，因为这样可以大幅提升逻辑门的速度，虽然加入双极型器件的逻辑门会增加大概 10~20% 的芯片面积，但是考虑到其负载能力的增强，与 CMOS 逻辑门相比， BiCMOS 逻辑门的实际集成度还是有很大的提升。另外与 CMOS 逻辑门类似， BiCMOS 逻辑门电路的输出端两管轮番导通，所以这种 BiCMOS 逻辑门的静态功耗几乎接近于零，而且在同样的设计尺寸下， BiCMOS 逻辑门的速度会更加快。

如图 1.10 所示是 基本的 BiCMOS 反相器逻辑门电路，为了清楚起见， MOS 器件用符号 M 表示，双极型器件用 T 表示。 T1 和 T2 构成推拉式输出级。而 Mp 、 Mn 、 Mn1 和 Mn2 所组成的输入级与基本的 CMOS 反相器逻辑门的输入级很相似。输入信号 In 同时作用于 Mp 和 Mn 的栅极。当 In 为高电压时 Mn 导通而 Mp 截止；而当 In 为低电压时，情况则相反， Mp 导通， Mn 截止。当输出端接有同类 BiCMOS 逻辑门电路时，输出级能提供足够大的电流为电容性负载充电。同理，已充电的电容负载也能迅速地通过 T2 放电。

上述电路中 T1 和 T2 的基区存储电荷亦可通过 Mn1 和 Mn2 释放，以加快电路的开关速度。当 In 为高电压时 Mn1 导通， T1 基区的存储电荷迅速消散。这种作用与 TTL 门电路的输入级中 T1 类似。同理 ，当 In 为低电压时，电源电压 VDD 通过 Mp 提供激励使 Mn2 导通，显然 T2 基区的存储电荷通过 Mn2 而释放。所以门电路的开关速度可得到有效的改善。

在功耗方面，以 32 位的 CPU 采用 CMOS 工艺制程技术为例， CPU 芯片外主线要有较大的带电容负载的能力。 32 位的 CPU 包含有 10 个或者更多的接口器件，但同一时间内只有一条主线是激活的，亦即每一条主线有 90% 的时间不工作。如果采用双极工艺制程技术制作传统的接口驱动电路可以保证数据传输速度，但是功耗却大了些。因为单纯双极型接口驱动电路，即使接口驱动电路不被激活时它也在不停地消耗功率，所以整个 CPU 的静态功耗非常大。如果 BiCMOS 工艺制程技术制作接口驱动电路，则不被激活的接口驱动电路功耗非常小，在很多情况下，静态功耗可以节省接近 100% ，而传统主线接口驱动电路的功耗约占整个系统功耗的 30% ，所以这种省电效果非常显著，因而特别适用于手机、个人数字处理器和笔记本电脑等一类使用电池的通信、计算机和网络设备中。更为有利的是， BiCMOS 数字集成电路的速度与先进的双极型电路不相上下，这与高速数字通信系统的速度要求是相适应的。

目前， BiCMOS 工艺制程技术主要用于 RF 电路、 LED 控制驱动和 IGBT 控制驱动等芯片设计，对于高度集成的片上系统（ SOC ）芯片设计， CMOS 工艺制程技术还是最理想的选择。

1.1.6BCD 工艺制程技术简介

1986 年意法半导体 (ST) 公司率先研制成功 BCD 工艺制程技术。 BCD 工艺制程技术就是把 BJT ， CMOS 和 DMOS 器件同时制作在同一芯片上。 BCD 工艺制程技术除了综合了双极器件高跨导、强负载驱动能力和高 CMOS 集成度、低功耗的优点，使其互相取长补短，发挥各自的优点外，更为重要的是它还综合了高压 DMOS 器件的高压大电流驱动能力的特性，使 DMOS 可以在开关模式下工作，功耗极低。从而不需要昂贵的陶瓷封装和冷却系统就可以将大功率传递给负载。低功耗是 BCD 工艺集成电路的一个主要优点之一。

BCD 工艺集成电路可大幅降低功率耗损，提高系统性能，节省电路的封装费用，并具有更好的可靠性。 BCD 工艺集成电路中的 DMOS 器件得独特耐高压结构决定了它的漏端能承受高压，而且可在小面积内做超大尺寸器件，做到高集成度。 DMOS 器件适合用于设计模拟电路和输出驱动，尤其是高压功率部分，但不适合做逻辑处理， CMOS 器件可以弥补它这个缺点。

DMOS 与 CMOS 器件结构类似，也是由源、漏和栅组成，但是 DMOS 器件的漏端击穿电压非常高。 DMOS 器件主要有两种类型，一种是垂直双扩散金属氧化物半导体场效应管 VDMOSFET (Vertical Double Diffused MOSFET) ，另一种是横向双扩散金属氧化物半导体场效应管 LDMOSFET (Lateral Double Diffused MOSFET) 。如图 1.11 所示是 VDMOSFET 和 LDMOSFET 剖面图。 VDMOSFET 的漏端是从衬底接线的，它的源端，栅端和漏端不在一个面，所以它只能做分立器件，而不能与其它 CMOS 集成在一个芯片。 LDMOSFET 是的三端（源端，栅端和漏端）是在同一个平面， LDMOSFET 很容易与 CMOS 工艺制程技术兼容而被广泛应用于集成电路设计。

（ a ） VDMOSFET 剖面图 （ b ） LDMOSFET 剖面图

图 1.11 VDMOSFET 和 LDMOSFET 剖面图

DMOS 器件是功率输出级电路的核心，它往往占据整个芯片面积的一半以上，它是整个 BCD 工艺集成电路的关键。 DMOS 器件是由成百上千的单一结构的 DMOS 单元所组成的，它的面积是由一个芯片所需要的驱动能力所决定的。既然 DMOS 器件在 BCD 工艺集成电路中的作用如此重要，所以它的性能直接决定了芯片的驱动能力和芯片面积。对于一个由多个基本单元结构组成的 LDMOS 器件，其中一个最重要的参数是导通电阻 Rds(on) 。 Rds(on) 是指在 LDMOS 导通工作时，从漏到源的等效电阻。对于 LDMOS 器件应尽可能减小导通电阻，这是 BCD 工艺制程技术所追求的目标。当导通电阻很小时，器件就会提供一个很好的开关特性，因为对于特定的电压，小的导通电阻意味着有较大的输出电流，从而可以具有更强的驱动能力。 DMOS 的主要技术指标有：导通电阻、阈值电压和击穿电压等。

BCD 工艺制程技术的发展不像标准 CMOS 工艺制程技术那样一直遵循 Moore 定律向更小线宽、更快的速度方向发展。 BCD 工艺制程技术朝着三个方向分化发展：高压、高功率和高密度。

• 高压 BCD 工艺制程技术主要的电压范围是 500 ～ 700V ，高压 BCD 工艺制程技术主要的应用是电子照明和工业控制；

• 高功率 BCD 工艺制程技术主要的电压范围是 40 ～ 90V ，主要的应用是汽车电子和手机 RF 功率放大器输出级。它的特点是大电流驱动能力和中等电压，而控制电路往往比较简单；

• 高密度 BCD 工艺制程技术主要的电压范围是 5 ～ 50V ，一些汽车电子应用会到 70V ，在此应用领域， BCD 技术将集成越来越复杂的功能，比如将信号处理器和功率激励部分同时集成在同一块芯片上。

未来电子系统的主要市场是多媒体应用、便携性及互连性。这些系统中会包含越来越复杂的高速集成电路，加上专用的多功能芯片来管理外围的显示、灯光、照相、音频、射频通信等。为实现低功耗和高效率功率模块，需要混合技术来提供高压能力和超低漏电以保证足够的待机时间，同时在电池较低的电压供电下也能保持良好的性能，目前一些新兴 BCD 技术正在形成。

• RF-BCD 主要用于实现手机 RF 功率放大器输出级；

• BCD-SOI 主要用于无线通信的 各种数字用户线路 驱动。 SOI 的方法有利于减少各种寄生效应。很早就有相关研究，但是由于以前 SOI 材料很贵，没有得到广泛应用，只有最近几年 SOI 才正逐渐成为主流的工艺制程技术， SOI 是许多特定应用的上佳选择。

• 工艺制程技术简介

BCD 工艺制程技术的只适合某些对功率器件尤其是 BJT 器件或大电流 LDMOS 器件要求比较高的 IC 产品。 BCD 工艺制程技术的工艺步骤中有大量工艺是为了改善