专栏名称: 21ic电子网

即时传播最新电子科技信息，汇聚业界精英精彩视点。

说说IC工艺中的电阻器

21ic电子网 · 公众号 · 半导体 · 2024-09-02 18:48

正文

了解片阻、塞贝克效应以及其他影响集成电阻设计的因素。在本页末尾，我们还将讨论两种类型的夹持电阻器。

在集成电路中，每个自由浮动的层在适当图案化后都可以成为电阻器。这只是图案化层的次要功能——它们的主要用途是制造晶体管。制造晶体管比制造电阻器更难，因此电阻值具有更高的变化性和更大的温度系数也就不足为奇了。它们的范围甚至比最便宜的离散电阻器的范围还要受限。

离散电阻器可以在制造过程中进行测试和调整。而在集成电路中，制造过程是在硅片处于炽热状态下进行的。在那个温度下，硅片不再是半导体——你必须等到它冷却下来才能测量任何参数。

集成电阻器的优势在于其自然匹配性。在同一片晶圆上制造时，一个电阻器可能产生的任何误差也会同样适用于其他电阻器。它们可能都比目标值高出25%，但两者都会高出（几乎）完全相同的量。

片阻

任何材料的电阻由以下公式给出：

如果我们制作一个正方形（w=l），我们就可以得到一个与尺寸无关的电阻度量值——即片阻。片阻的单位是Ω/□（每平方欧姆）。

请注意，这个术语是片阻，而不是片电阻率。在片阻为100 Ω/□的层中，一个正方形从一侧到另一侧的电阻始终为100 Ω，无论该正方形有多大。

按工艺划分的电阻器选项

在双极工艺中，电阻器最常用的层是NPN基极（约200 Ω/□）。发射极层掺杂更重，因此具有较低的片阻（低至5 Ω/□）。

在CMOS工艺中，您有更多的选择：用于漏极和源极的N+和P+扩散（注入）、N阱，以及通常两个不同的多晶硅层。其中，P+扩散（约150 Ω/□）和其中一个多晶硅层（约50 Ω/□）通常最适合用作电阻器。

片阻在很大程度上取决于工艺。您应将此处给出的值仅作为起点，并从晶圆制造厂获取实际数据——包括温度系数和公差。

扩散电阻器必须放置在相反掺杂类型的岛中。该岛需要连接到偏置电压，以便使结反向偏置。

例如，P型基极电阻器必须位于N型（外延）岛中。这个岛，有时被称为“管”，可以包含一个电阻器到所有电阻器，但其电压必须等于或大于任何电阻器上的最大电压。

在“管”的情况下，最简单且最安全的连接是连接到+V。

电阻的电压系数

扩散电阻器——以及在一定程度上的多晶硅电阻器——具有电压系数。偏置的周围层将耗尽区推入电阻器，减小其横截面。随着电阻器与周围层之间的电压差变大，耗尽区变宽，横截面变小，电阻增加。这种效应在轻掺杂层中尤为明显——如CMOS中的N阱和双极工艺中的注入电阻器。后者使用额外的注入来产生高片阻。

如果您有两个或更多需要匹配但处于不同直流电平的电阻器，则这种电压依赖性尤为重要。您可以：

将每个电阻器放置在单独的岛中，并在其电阻器的正端进行偏置。
或者简单地接受耗尽层引起的变化并调整比例。

但对于第二种选择，您需要一个包含电阻器电压依赖性的模型。例如，在200 Ω/□的基极层中，对于5V的偏置差异，电阻变化约为1%。

半导体电阻器的电容

集成电阻器还伴有一个分布电容。对于多晶硅电阻器来说，这个电容很低，但对于扩散电阻器来说，这个电容较高且依赖于电压。如果您制作了一个具有高阻值的非常长的电阻器，那么这个寄生电容会严重降低频率响应。

此外，如果为扩散电阻器提供偏置的周围区域存在噪声，那么噪声将通过电容耦合进入电阻器。同样，为了在模拟中显示这些效应，需要一个良好的模型。

电阻器校正因子

在设计电阻器时，必须使用两个校正因子。第一个校正因子与电阻器的宽度有关。在扩散或注入电阻器中，总是存在侧向扩散。这使得实际电阻器的宽度比绘制的要宽。侧向扩散的影响取决于电阻器的宽度。

第二个校正因子考虑了端部效应。如果电阻器的宽度最小，那么您需要将两端都放大，以便在内部放置触点。这如图1-30顶部所示。然后，您需要估算这个额外区域（从窄部分的末端开始可能总共有0.4个正方形）和触点本身的电阻。

图1-30. 最小宽度电阻器（上）和宽电阻器（下）的触点

如果您绘制一个宽电阻器，那么触点可以安装在其内部。这如图1-30底部所示。但是，即使将它们转换为一个长触点，它们也不会覆盖整个宽度。因此，会存在一个小电阻（大约从触点内边缘起0.2个正方形）。

电阻器的匹配完全取决于宽度。亚微米工艺并不是为了良好的匹配而设计的，而是为了最大速度。您会发现，最小尺寸的器件（不仅仅是电阻器，而是所有器件）的匹配性都非常差。

在显微镜下放大后，所有边缘都显得有些参差不齐。例如，电阻器的宽度会有很大的波动。只有当您制作一个相对较大的器件时，这些波动才会变得微不足道，器件的匹配性才会良好。建议使用大约是最小宽度的十倍来获得0.5%或更好的匹配度。

由于端部效应，您不能期望不同长度的电阻器能够很好地匹配。为了获得最佳匹配，请仅使用相同的电阻器。将电阻器分成相同的部分，并将它们与其他打算匹配的相同部分的电阻器交错放置，这也有助于提高匹配性。

塞贝克效应

在我们继续讨论下一种类型的电阻器之前，还有一件事要讨论：塞贝克效应。1821年，托马斯·塞贝克发现，如果一根导线的两端处于不同的温度，那么金属界面会产生电压。四年后，乔治·欧姆利用这一效应来测量电阻。如今，它被用于热电偶中。

对于扩散电阻器或多晶硅电阻器的触点，塞贝克电压在0.2 mV/°C至1.4 mV/°C之间，具体取决于掺杂水平和金属的组成。如果存在热梯度（例如芯片上存在功率晶体管），则这是一个危险。为了避免这种危险，请将电阻器布局成其开始和结束部分彼此靠近。

夹断电阻器

夹断电阻器（或称为夹制电阻器）有时在双极工艺中使用，以获得高电阻而不浪费大量面积。图1-31展示了基极夹断电阻器，它实际上就是一个基极电阻器，其发射极扩散层部分地覆盖在其上。这种布局减小了有效横截面——只留下基极扩散层的最深部分，这部分也具有最高的电阻。该器件需要位于自己的外延岛上，且外延层和发射极扩散层连接到正端。

图1-31. 基极夹断电阻器的顶视图和横截面图

基极夹断电阻器是非线性的。它具有较低的（可能是6V）击穿电压和较大的（约10:1）变化范围。然而，你可以将100kΩ的电阻压缩到晶体管所占的空间内。

接下来，让我们来探讨外延夹断电阻器（图1-32）。

图1-32. 外延夹断电阻器的顶视图和横截面图

在外延夹断电阻器中，通过将两侧的隔离扩散层移得非常接近，进一步减小了细长外延区域的横截面。外延区域通常具有相当高的电阻率。因此，在高于衬底电位且超过约5V的工作电压下，一个相当大的耗尽区会扩展到剩余的外延区域中，将其夹断。

在高于该电压的任何电压下，外延夹断电阻器都会变成一个电流源。这个电流的变化范围很大（8:1），但你可以在相对较小的空间内产生几微安的小电流。

来源：射频小馆

温馨提示：

因最近微信公众平台推送规则改变，很多读者反馈没有及时看到更新的文章。根据最新规则，建议多点击“推荐阅读、分享、收藏”等，成为常读用户。

推荐阅读：

请点下【在看】给小编加鸡腿