专栏名称: 芯东西

芯东西专注报道芯片、半导体产业创新，尤其是以芯片设计创新引领的计算新革命和国产替代浪潮；我们是一群追“芯”人，带你一起遨游“芯”辰大海。

“ASML新光刻机，太贵了！”

芯东西 · 公众号 · · 2024-05-24 12:59

正文

请到「今天看啥」查看全文

芯片界的印钞机。

本文授权转载自公众号“半导体行业观察”，ID：icbank，作者：编辑部。

据荷兰公司最大客户之一台积电称，ASML新型先进芯片机器的价格令人望而生畏。

“成本非常高，”台积电高级副总裁Kevin Zhang周二在阿姆斯特丹举行的一个技术研讨会上谈到ASML最新的High NA EUV系统时说道。“我喜欢High NA EUV 的功能，但我不喜欢它的标价。”（I like the high-NA EUV’s capability, but I don’t like the sticker price.）

ASML的新机器可以用厚度仅为8纳米的线压印半导体，比上一代机器小1.7倍。每台机器的成本为3.5亿欧元（3.8亿美元），重量相当于两架空客 A320 飞机。ASML是唯一一家生产制造最复杂半导体所需设备的公司，对其产品的需求是该行业健康状况的风向标。

英特尔公司已经订购了最新的High NA EUV机器，并于12月底将第一台机器运送到俄勒冈州的一家工厂。但目前尚不清楚台积电何时开始购买设备。

Kevin表示，台积电所谓的A16节点技术将于2026年末推出，无需使用ASML的High NA EUV机器，可以继续依赖台积电较旧的极紫外设备。“我认为目前我们现有的 EUV 能力应该能够支持这一点，”他表示。他进一步说，使用新的ASML技术将取决于它在哪里最具有经济意义以及“我们可以实现的技术平衡”。他拒绝评论该公司何时开始从ASML订购High NA EUV机器。

Zhang接着说，工厂的运营成本，包括建筑、工具、电力和原材料等成本“不断上升”。“这对整个行业来说是一个集体挑战，”他说。

01 .

英特尔，买下早期所有产能？

在台积电还在犹豫的时候，英特尔已经买下了High NA EUV的所有供应。

根据韩媒TheElec报道，截至明年上半年，英特尔已获得ASML生产的大部分High NA EUV设备。

消息人士称，这家荷兰晶圆厂设备制造商今年将生产五套该套件，这些套件将全部供应给这家美国芯片制造商。他们表示，由于ASML High NA EUV设备的产能约为每年5至6台，这意味着英特尔将获得所有初始产能。英特尔正在俄勒冈州工厂启动并运行第一台High NA EUV机器，但预计要到2025年才能全面投入运行。

为了赢得客户，英特尔比竞争对手更快地采用High NA EUV。该公司于2021 年重新进入代工市场，但去年该业务亏损70亿美元。在最近，他们更是将公司的晶圆代工业务负责人更换为经验丰富的Kevin O'Buckley。

资料显示，O'Buckley加入英特尔时拥有超过25年的半导体行业经验。在此之前，他担任Marvell Technologies定制、计算和存储事业部硬件工程高级副总裁。更早之前，他担任Global Foundries的产品开发副总裁，然后随着Marvell在2019 年收购Avera Semiconductor，他加入Marvell，并担任业务负责人。在更早之前，他在IBM领先的技术开发和制造组织工作了17年多。O'Buckley拥有阿尔弗雷德大学电气工程理学学士学位和佛蒙特大学电气工程理学硕士学位。

关于High NA EUV的应用，英特尔院士兼英特尔代工逻辑技术开发光刻、硬件和解决方案总监表示：“随着High NA EUV的加入，英特尔将拥有业界最全面的光刻工具箱，使该公司能够在本十年后半段推动超越Intel 18A的未来工艺能力。”

Mark Phillips同时指出，对于具有最小特征的芯片层，High NA EUV 光刻比Low NA EUV双图案化更具成本效益。“如果你将它用于设计目的，并且你有足够的信心相信它会按计划计划你的流程以利用它们，那么是的，High NA肯定是成本有效，”Mark Phillips说。

为此英特尔认为，High NA EUV工具将在先进芯片开发和下一代处理器的生产中发挥关键作用。英特尔代工厂是业界High NA EUV的先行者，将能够在芯片制造方面提供前所未有的精度和可扩展性，使该公司能够开发具有最具创新性的特性和功能的芯片，这对于推动人工智能的进步至关重要和其他新兴技术。

02 .

韩国厂商的跃跃欲试

在英特尔激进，台积电保守的同时，韩国的三星和SK海力士则相对犹豫。TheElec的报道指出，英特尔的竞争对手三星和SK海力士预计将在明年下半年的某个时候获得该套件。

但三星参与内存生产的研究员Young Seog Kang在三月底于加利福尼亚州圣何塞举行的SPIE高级光刻+图案化会议上表示，Low NA EUV已经投入使用，芯片制造商可能更愿意使用Low NA EUV的双图案化或采用先进的封装技术作为更经济的替代方案，而不是使用High NA EUV。

对于内存，他预测EUV的使用寿命总体上会较短，并指出在尝试扩展该技术时在性能和成本方面存在潜在挑战。不过，他承认，由于逻辑芯片的布局更加复杂，EUV可能会在更长时间内保持相关性。

“作为用户，我总是关心总成本。”Kang说。

值得一提的是，在二月的时候，据韩媒报道，三星电子与ASML共同在韩国投资的半导体先进制程研发中心预计自2027年起引进High NA EUV设备。据悉，该研发中心是为High NA EUV而兴建，总投资金额1兆韩元（约7.6亿美元），最快于2027年引进设备，因需经过许可流程，最快将于2024年12月或2025年动工。

按照三星当时的说法，目前High NA EUV仍处于审查推出时机的阶段，将根据市场状况及客户需求决定方向。三星与ASML的合作，比起快速引进High NA EUV，更重要的是ASML和三星的工程师一同进行研发，使三星能够更完善地使用High NA EUV。

至于SK海力士方面，去年八月，韩媒ddaily报道说，SK海力士计划从明年（也就是2024年）开始采用“High NA”工艺生产DRAM原型。

报道指出，继1a DRAM之后，SK海力士还将EUV引入10纳米级第五代（1b）DRAM。每层仅使用EUV工艺。此前，SK海力士宣布将从10纳米级第六代（1c）DRAM开始增加EUV应用层数量。High NA预计将从下一个项目开始参与。

此外，SK海力士目前正在考虑将这两种技术与High NA混合的计划，就像并行ArF和EUV一样。目前的趋势是提高EUV或High NA的渗透率，其中ArF占据压倒性份额。

SK海力士解释说，“我们无法透露未来的产品，但我们将把EUV和High NA的应用扩展到DRAM。”

03 .

EUV，何去何从

对于High NA EUV，分析机构Semi Analysis最早给出了悲观预测。

在文章中，Semianalysis的分析师对High NA工具的成本效益提出了质疑。“我们的光刻模型表明，尽管降低了复杂性，但对于即将到来的技术节点（包括1.4nm/14A），High NA EUV单次图案化成本明显高于使用现有Low NA机器进行的双重图案化。此外，多重图案化Low NA EUV能够比High NA EUV更精细的间距特征。”Semi Analysis写道。

报道表示，不利的成本比较主要是剂量需求（dose requirements）呈指数增长的结果。打印较小的特征需要更高剂量的光——更多的光子——以防止统计变化导致投影图像扭曲。Semi Analysis声称，尽管ASML随着时间的推移一直在增加源功率，但它并没有跟上增加的剂量要求。这意味着随着打印更精细的细节，曝光时间需要增加，从而减慢光刻过程并增加成本。

同时，不受剂量要求的限制，0.33-NA扫描仪继续以最大吞吐量运行。“Low NA双重图案化的吞吐量优势非常强大，尽管需要两倍的晶圆通过扫描仪，但光刻成本却低于High NA单次曝光。我们的模型表明，从当前领先的3nm工艺节点到1nm同等工艺节点，这一点都是正确的。”Semi Analysis表示。

不过，ASML 驳回了所有有关High NA不具有竞争力的说法。“毫无疑问，从经济角度来看，High NA是正确的选择。前一段时间这曾经是一个问题，但我认为我们目前看到的一切都表明，High NA显然是逻辑和内存方面最具成本效益的解决方案，”ASML前首席执行官Peter Wennink在1 月份表示。公司首席财务官罗杰·达森（Roger Dassen）指出，迄今为止（1月中旬）已有十多种High NA工具获得了良好的订单量，他补充道，“很明显，有一些客户渴望尽快使用它。”

在2024年SPIE高级光刻+图案化会议上，光刻胶供应商JSR USA总裁马克·斯莱扎克（Mark Slezak）则对EUV未来持乐观态度。我认为我们有一条20年的跑道。”他说。

然而，小组中的其他人并不认为EUV的寿命会如此长。如上所说，参与该存储芯片制造商光刻技术的三星研究员Young Seog Kang预测， EUV的使用寿命将很短，因为所提出的扩展该技术的方法将遇到性能和成本问题。

小组中的其他人则介于这两个极端之间。英特尔掩模业务副总裁兼总经理Frank Abboud指出，相移掩模（phase shift masks ）在DUV中被证明非常有益，有助于延长该技术的寿命和性能。这种掩模利用相位差产生的干扰来提高图像分辨率。目前尚未生产出用于EUV光刻的相移掩模，但它们可能会生产出来。

“到目前为止，这似乎是可行的。”Abboud说。

光刻工具制造商ASML的系统工程总监Jan van Shoot指出，有几个旋钮可以提高分辨率并扩展EUV的实用性。一是数值孔径，分辨率随着数值孔径的增加而增加。另一个称为k1，该系数取决于与芯片制造相关的许多因素。

提高EUV NA的工作已经在进行中，目前该数值为0.33。第一个High NA工具的NA为0.55，现已就位。但在解决k1问题上几乎没有采取任何措施。van Shoot表示，ASML正在开发一种新的照明器，并采取其他措施来提高k1 。

“我们没有所有的解决方案，但我们有一些有前途的想法。”他说。

EUV 目前的照明技术与使用准分子激光器的DUV的照明技术有很大不同。由此产生的光束在空间和光谱上具有紧密的轮廓。Fraunhofer IISB计算光刻和光学组经理 Andreas Erdmann 在谈到对EUV照明技术的期望改进时表示：“带宽较小会很有用。”

最后，EUV的长期前景可能由技术本身之外的因素决定。IMEC主要技术人员Emily Gallagher指出，未来EUV可能会遇到各种资源限制和环境障碍。例如，含氟气体可能是温室气体排放的重要贡献者，其中一些气体的影响是二氧化碳的数万倍。该行业正在努力消除氟，但这样做可能需要使用替代品重新验证工艺，这需要一些时间。

因此，该行业可能必须找到减少氟排放的方法，要么通过焚烧或其他方式破坏气体，要么通过捕获它。这种减排变得越来越容易，部分原因是芯片制造商并不是唯一需要使用氟化气体但又不让它逸散到环境中的企业。

“越来越多的解决方案正在开发中，”Gallagher谈到减排时说道。然后她补充道：“将目光投向半导体行业之外是有优势的。”

参考链接：

https://www.channelnewsasia.com/business/tsmc-says-can-make-next-generation-chips-without-asmls-new-machine-4334771

https://bits-chips.nl/artikel/samsung-utters-high-na-skepticism-too/

https://spie.org/news/panel-discusses-the-future-of-euv?webSyncID=753b3a43-6ba9-2d10-b602-8d2728359d1d&sessionGUID=5549d2c2-256d-e2c7-b289-576224e24dc8#_=_

科普视频

企业算力利用率提升迫在眉睫，软件调度已成加速计算必要条件。联想集团科普系列主题视频发布，以“万全”之策，打通AI训练全流程助企业释放驾驭海量算力，加速混合式人工智能落地。