反射以及如何在高速系统处理反射

为了更好地便于大家交流学习，EETOP组建了 

EETOP 信号完整性群

欢迎行业内朋友加入，加群方法： 先加 jack_eetop 为好友，选择发送如下信息：

加群+SI+所在公司（或院校）

长按二维码，加群主为好友，拉你入群

加群前请务必在朋友圈分享至少一篇EETOP的微信文章

来源：EETOP TI社区

    在本文中，探讨另一种常见的信号完整性问题：反射以及减轻反射的常见方式。

    传输线理论告诉我们，源输出直至接收组件输入之间可能遇到的信号阻抗中的任何变化所产生的反射。本质上讲，当交流（AC）信号在传输线向下行进时遭遇阻抗变化时，一些信号被反射回发射机，而该信号的其余部分将继续射向接收器。信号经历的阻抗变化越大，反射越大，从而造成更多的信号失真。

    阻抗变化受下列变化影响：导线宽度、相邻的导线和器件之间的间距，以及距参考平面的距离。然而，印刷电路板（PCB）发生这些阻抗的变化时，并不总是那么明显。一个非常有用的做法是检查PCB布局或系统图，以快速识别可能通过模拟需要多次分析的任何问题区域。执行这类检查时，您应该跟踪从源到接收器的信号，寻找任何违反表1所列指南的行为，以及我接下来会讨论的故障点。 

表1：最大限度减少反射的检查指南

并非每次都必须遵守表1中有关传输线的指南。以下为可能发生违反这些准则的常见区域：

• 球栅阵列（BGA）走线——尤其针对通向内部行/列的多输入/输出（I / O）器件。

• 导通孔，您必须对此格外小心，以确保当传输线路信号导通孔经过PCB层时，看到一个恒定的固定参考平面。

• 在线器件和连接器。器件和连接器的印刷电路板（PCB）封装与将它们相连的传输线封装相比，通常具有不同尺寸，这导致阻抗变化，从而造成反射变化。

       当通向BGA器件或从BGA器件走线时，通过管理走线宽度和相邻的导通孔或焊盘的间距，来保持一个恒定阻抗。图1所示为从DS125DF1610 16通道12.5Gbps重定时器数据表（一个196引脚数BGA器件）中摘录的一些常用注意事项。

                        可执行项                                              不可执行项                             

图1：BGA布线规则

从顶部开始，图1中的首个规则组合向您展示如何正确地管理内部BGA行和列的差分走线收集集和布线。第二个规则组合突出显示一个名为颈缩的常用技术，其中，有时有必要在BGA设备下方传送信号时使用较小的导线宽度。始终对称地执行颈缩行为，其中颈缩长度等于差分对的两条导线长度。

图1中的第三对组合所示为确保信号导通孔具有恒定参照平面的一种可能方法。这种情况下，“可执行事项”图形显示与信号导通孔相邻布置的四个接地导通孔阵列。这使得信号在穿过PCB其它层时可看到一个恒定接地参考。并不总是每次都需要使用4个接地通孔。多数情况下，两个接地导通孔已足够。一定要进行模拟，以验证系统的需求。

管理在线器件和连接器封装焊盘的阻抗非常重要。检查过程中，寻找的一个重点项目是封装焊盘在参考平面中是否存在任何缺口或空隙。空隙或缺口可能每次并非必需项，但若您看到传输线的导线宽度与器件焊盘之间存在显著区别时，您需要进行调查！

图2所示为运行到一个串联式器件（此情况下为一对交流耦合电容器）的导线示例。图3所示为此导线下方的接地层。注意器件焊盘下方的缺口，这有助于使阻抗更靠近传输线，以减少反射。同时图4所示为顶部蚀刻和接地层。

图2：在线器件示例——信号层 

图3：串联式器件示例——接地层

图4：在线器件示例——信号层和接地层

 最后，有必要进行模拟，以验证您的PCB布局，并确保最小的反射将会发生。使用最佳实践可执行良好的检验，并牢记此篇博文中的指南可以帮助减少仿真次数和模拟时间。

点击阅读原文，查看更多精品博客