随着ASIC设计领域的快速发展，尤其从单芯片架构到2.5D和3D芯片架构的转变就是一个重大的飞跃。这种方法将多个chiplet（也称为芯片）集成到单个封装中，这不仅需要将IC设计创新提升到一个新的水平，而且还增加了协调和集成的复杂性。创意电子（Global Unichip Corp.，GUC）正引导着这场技术革命，其有效地利用了新思科技（Synopsys）的3DIC编译器的强大功能（它是一款集成了从架构探索到签核的统一平台），简化了芯片的设计流程并缩短了整体的设计周期时间。
创意电子最近在SNUG Silicon Valley 2024上展示了他们的多芯片流片过程，新思科技的3DIC编译器通过实施芯片布局规划和相关的凸点分配，提高了流片效率。3DIC Compiler还有助于进一步检查物理和逻辑连接，快速同步芯片之间的信息，并最终帮助创意电子缩短了2.5D和3D CoWoS的芯片设计周期。
在满足对更高性能和更集成系统的日益增长的需求时，2.5D和3D IC设计方法之间的区别变得至关重要。每种方法都具备其独特的挑战和优势，针对特定的应用需求进行定制。
2.5D和3D设计通常会使用中介层，例如CoWoS，它可以通过微凸块和C4凸块以及硅通孔（TSV）将硅芯片连接到基板。这种架构支持异构集成和chiplet组装，以实现高内存带宽。但是，它也带来了一些挑战：
-
中介层约束：随着中介层越来越大，对其尺寸进行管理已经成为一项关键的设计挑战。中介层越大，它必须承受的热应力和机械应力就越复杂，这可能导致凸块开裂等问题。
-
跨芯片连接：有效的跨芯片凸点分配对于保持IR质量和减少组装问题至关重要。需要在设计的早期就确定微凸块位置，以避免迭代更新，并且必须采用稳健的芯片间布线模式来满足性能规格要求。
-
电源和信号完整性：大功率设计需要中介层嵌入深沟槽电容（eDTC），以增强信号完整性（SI）和电源完整性（PI）性能。并且SI/PI仿真非常耗时，需要确保所有通道都保持平衡。
相反，3D设计（例如SoIC）直接使用混合键合堆叠芯片。这种堆叠方法与2.5D设计有很大不同，因为它利用混合键合，允许更小的芯片尺寸、更好的良率和生产率。3D设计面临的主要挑战包括：
-
混合键合特性：管理芯片间接口并确保精确的混合键合分配对于3D设计至关重要。这包括解决3D分层设计中的跨芯片分层块定位和翻转对齐问题。
-
散热和电源管理：3D堆叠让电源规划和热管理变得更为复杂。有效的IR/EM签核、功耗和TSV数/间距估计策略至关重要。此外，3D堆叠需要详细的热分析以防止芯片过热。
-
信号和电源路由：电源/接地和信号混合键合的协同设计对于确保堆叠芯片的完整性和性能是必要的。这还包括跨芯片耦合提取和适应3D堆叠静态时序分析（STA）中的工艺变化。
-
可测试性设计（DFT）：实施DFT扫描方案以充分检测堆叠芯片之间的故障是3D设计的另一个关键点，确保稳健的工艺变化检查和布局验证（DRC/LVS/3D堆叠检查）也是如此。
对2.5D和3D设计方法的选择很大程度上取决于特定的应用要求，包括尺寸、性能和集成复杂性。新思科技的3DIC编译器在一个统一的平台中提供了一套工具，使创意电子能够处理多芯片系统设计的各个关键方面：
