增强可靠性，提高集成密度和更快的电路速度一直是人们所追求的目标和面临的挑战。混合型的电路更是看重可靠性。速度和集成度的提高来源于免去了对单个芯片的封装工序。整个连接链条中环节的减少降低了电阻（在某些情况下），缩短了信息必须运行的路椏，提高了速度。这种策略称之为裸芯片策略(bare die strategy),用于混合型，多芯片的模块，以及板上芯片技术。
裸芯片最直接的应用是将它们直接压焊在印制电路板上。压焊技术包括将芯片压焊到封装体上使用的所有技术。连接到板上以后，用顶部滴胶保护法保护芯片。用环氧树脂材料覆盖芯片和压点的方法实现这种保护（参见下图）。
材料有类似于用于压模塑料封装的性质。顶部滴胶覆盖与TAB和其他封装方案一同使用。
混合型电路是一项老技术但长期被军方和恶劣环境下的应用所钟爱。混合型的电路由一个衬底组成，在衬底上安装有标准电路和半导体器件。器件的连接是由安装于绝缘衬底表面上的具有传导性的或有阻抗的厚膜线路来实现的。这些线路的成型是靠含有适当的过滤器的丝印墨水印制在厚膜上形成的，或由薄膜的蒸发或喷溅到厚膜表面，同时使用光刻技术而得到的。混合型这个术语指的是由固态和常规无源电子器件（电阻，电容）混合地出现在同一电路中。大多数混合型衬底是陶瓷。高性能混合型器件的衬底可以使用AIN（氮化铝），SOC（碳化硅），单独或混合型的钻石衬底。
混合型电路带来的优点是结构上的坚固和由于陶瓷的密封特性而导致的器件间很少的密封泄露。混合型电路可以是一个有CMOS，双极型和其他器件混合组成的电路和提供ASIC电路所不具备的功能。
不好的方面是此类电路通常比其他集成电路有更低的密度和更高的成本。
将单个的芯片封装体安装在PCB上存在一些问题。一个芯片封装体的单位面积是芯片本身面积的数倍，在PCB上占有大量的空间。电路阻抗由于封装体所有引脚的累积阻抗，以及电路通路的长度由于芯片数目的增加和器件引脚的增加而成倍增长。将多个芯片安装在同一衬底上时，就可以减少上述的每一个问题。这种技术与混合型电路相类似，但是厚膜屏组件不会或很少被采用。
目前已开发出了三种类型的MC-MoMCM-L（压膜型）与先前的压膜型印制电路板相类似，使用塑料介电质上的铜箔作为导体。MCM-C（陶瓷）更像混合型电路。衬底是带有厚膜导体共同烧制过的陶瓷。MCM-D（沉积型）使用陶瓷，金属或硅作为衬底，使用的导体是由薄膜沉积成的。
在单个的封装工序中，最终测试保证了所完工产品的质量。如果芯片变坏了或加工工艺有误，那么整个芯片和封装体会报废。但是将裸芯片安装到混合型电路，MCM和B上时如发生上述问题，这时的成本会更高。这些器件的制作成本更昂贵，同时还载有其他昂贵的芯片或组件。
一种选择是依赖晶圆电测的结果来验证芯片的性能。遗憾的是，晶圆电测不包括环境性测试或长时间的可靠性测试。然而，对裸芯片进行可靠性测试是很困难的。
目前总共有上千种独立的封装类型并且没有统一的系统来识别它们。有些以它们的设计命名（DIP，扁平型，等等），有些以其结构技术命名（塑封，CERDIP，等等），其他的以其应用命名，如SMD当试图了解某种封装类型时，在头脑中要保持三个考虑：设计类型、结构技术和应用。在不久的将来，连线压焊/背部连接的芯片技术会因引脚数以百计而被淹没。尽管确切的封装技术难于设计，我们认为芯片倒扣、焊球栅阵列（BGA）和芯片级封装（CSP）将是未来封装的选择。
FindRF最新快讯：
FindRF已经成为著名放大器品牌CPI的代理商，欢迎感兴趣的亲们直接联系[email protected]！
