如何高效完成FPGA验证？

在芯片设计和基于FPGA的设计流程中数字前端验证是人力花费最多的一个环节，可以说芯片数字前端的设计流程就是设计和验证的交替迭代。验证占整个芯片设计流程70%的人力、物力资源，流片失败的原因中70%是由于验证不充分导致的功能错误。

目前业界主流的验证方法主要是以UVM（Universal Verification Methodology）为代表的验证方法学，然而，这些基于电路仿真的验证方法存在较多的根本性问题一直无法有效解决，因此，业界一直在寻找其他更为有效的验证方法学。

复杂、高度优化的FPGA设计要使用等价验证，设计者需要特殊的FPGA解决方案而非折衷的优化方式。西门子公司旗下的OneSpin 360 DV是针对FPGA设计进行功能验证的解决方案。它结合了功能齐全的高性能形式化分析和独特的断言覆盖率评估，消除质量断言生成过程中的猜测，有效提高现有设计和验证流程的生产率。本次，我们分享了OneSpin 360 DV在FPGA领域的多个解决方案，供大家参考学习，共同交流。

文件参考：