全球同步直播了解Euclide实时检查bug功能，报名可回看

直播时间：

2021年6月3日 1:00 AM 北京时间

扫码即可报名（可回看）

随着片上系统的复杂性日益增加，芯片设计和验证的一条黄金法则是在开发过程中尽早发现并修复错误。

人们常说，每完成一个项目阶段后再发现一个bug，会导致成本增长10倍。对于那些未被验证工具抓住的bug将耗费大量的人力和成本去修补。所以，理想的情况是在设计人员进行RTL设计而验证工程师使用硬件验证语言对TestBench进行编码时，尽早发现尽可能多的不同类型的问题。

新思科技于今年早些时间推出了下一代硬件描述语言（HDL）感知集成开发环境（IDE）—— Euclide(详情回顾《 新思上新Euclide, 实时侦测芯片bug 》) 。Euclide通过特定语境下的自动补全和内容辅助功能，优化代码对新思科技VCS simulation、Verdi debug 、 ZeBu emulation及Design Compiler NXT综合解决方案的兼容性，从而加速正确构建代码的开发过程，帮助开发者在整个项目开发周期中提高代码质量。

通过此次网络研讨会，我们将展示如何使用新思科技Euclide集成开发解决方案显著减少设计和验证迭代，并更快地实现设计项目的主要阶段目标。此外，我们将展示不同的SystemVerilog和UVM内容辅助功能，设计和验证工程师可以利用这些功能来提高编码效率，同时提高仿真性能和综合兼容性。最后，我们还将带来最新的案例分享，重点介绍此解决方案如何赋能用户。

Eldon Nelson

验证事业部应用工程师

新思科技

EIdon Nelson 是新思科技验证事业部应用工程师， 他曾在明尼苏达大学获得电气工程学士学位和硕士学位。在新思科技工作之前，Eldon曾在英特尔、美光科技、IBM、Unisys和美国国家科学基金会工作。他在DVCon上发表过6篇论文，并在2016年的会议上获得了最佳论文奖。