专栏名称: 电子信息材料及器件
本公众号会分享一些2D TMDs器件、FETs的最新进展!!!
目录
相关文章推荐
51好读  ›  专栏  ›  电子信息材料及器件

Nat. Mater:超越硅基极限,基于二维材料的环绕栅(GAA)异质结构的创新设计

电子信息材料及器件  · 公众号  ·  · 2025-02-21 22:16

正文

摘要:

器件架构和材料的创新推动了晶体管的微型化,从而提升了性能、能效和集成密度。在可预见的埃米级节点上,基于二维(2D)半导体的环绕栅(GAA)场效应晶体管有望提供卓越的静电栅极可控性,实现极致的功耗缩放和性能提升。然而,一个主要的障碍在于二维GAA异质结构的可扩展集成,其需要原子级平滑且贴合的界面。在此研究中,报告了一种 通过低温单片三维集成实现的晶圆级多层堆叠单晶二维GAA结构 ,其中高迁移率二维半导体Bi₂O₂Se通过高κ层状原生氧化物介电材料Bi₂SeO₅实现了原子级平滑界面的外延集成,实现了280 cm² V⁻¹ s⁻¹的高电子迁移率和接近理想的62 mV dec⁻¹的亚阈值摆幅。该30纳米栅长的二维GAA场效应晶体管展现出0.5伏的超低工作电压、超过1毫安/微米的高导通态电流、1.9皮秒的超低固有延迟以及1.84×10⁻²⁷焦耳秒/微米的能量延迟乘积。这项工作展示了一种具有有效性能和功耗优势的晶圆级二维材料基GAA系统,为超越硅基单片三维电路提供了光明的前景。

实验方法:

1. 二维 Bi₂O₂Se/Bi₂SeO₅ GAA 异质结构的制备

1.1 氧化过程

样品选择: 实验中使用了膜样品、自由悬挂纳米片或垂直鳍样品作为基础材料。

氧化方法: 采用紫外臭氧(UV–O₃)氧化法,通过控制反应时间、温度和氧气浓度,实现对二维 Bi₂O₂Se 的选择性氧化,形成 Bi₂SeO₅ 层。

多阶段氧化:

预加热: 确保汞灯达到稳定温度,以实现可重复的氧化条件。

中温氧化: 从 Bi₂O₂Se 的边缘开始,逐步将 Se²⁻ 离子氧化为 [SeO₃]²⁻,同时保持 [Bi₂O₂]n²n⁺ 框架完整。

冷却与转移: 快速冷却并转移样品,避免过度反应。

后氧化处理: 通过长时间低温氧化去除可能的聚合物残留,并确保完全包裹。

高温瞬时氧化: 修复可能的晶格缺陷,优化 Bi₂O₂Se/Bi₂SeO₅ 界面。

1.2 异质结构设计

膜样品:通过界面调节剥离生长基底,暴露新鲜表面,随后进行对称氧化处理。

自由悬挂或垂直鳍样品:通过长时间低温氧化形成完整的核壳结构,随后进行中温氧化和高温瞬时氧化,以优化界面和修复缺陷。

2. 二维 Bi₂O₂Se/Bi₂SeO₅ GAAFET 的制备

2.1 垂直封装方法

金属电极沉积: 使用磁控溅射系统在 Bi₂O₂Se/Bi₂SeO₅ 异质结构上沉积金(Au)层,形成环绕栅结构。

转移与修复: 将包裹好的异质结构转移到目标基底(如 Si/SiO₂),并使用 UV–O₃ 氧化修复可能的损伤。

源漏电极制备: 通过电子束蒸发在暴露的 Bi₂O₂Se 表面沉积源漏电极。

2.2 预嵌入电极方法

电极制备: 在 Si/SiO₂ 基底上预先制备金属电极,随后将 Bi₂O₂Se/Bi₂SeO₅ 异质结构转移到电极上。

后氧化处理: 通过磁控溅射系统完成环绕栅的包裹,并修复可能的机械损伤。

源漏电极定义: 通过电子束光刻(EBL)定义源漏窗口,并沉积金属电极。

3. 低温单片三维集成技术

多层堆叠: 通过交替堆叠 Bi₂SeO₅/Bi₂O₂Se/Bi₂SeO₅ 和多层石墨烯,实现晶圆级多层堆叠结构。

转移过程:

在 Bi₂O₂Se 薄膜上沉积 Al₂O₃ 和 Ni 层。

使用热释放胶带(TRT)剥离 Bi₂O₂Se 薄膜。

通过 UV–O₃ 部分氧化 Bi₂O₂Se 形成 Bi₂SeO₅。

使用聚碳酸酯(PPC)和 PDMS 进行封装和转移。

去除 Ni 和 Al₂O₃ 层,暴露 Bi₂O₂Se 表面。

将 Bi₂O₂Se 转移到石墨烯/SiO₂/Si 基底上,形成多层堆叠结构。

创新点:

1. 基于二维材料的环绕栅(GAA)异质结构的创新设计

原子级平滑界面的实现:通过外延生长技术,将高迁移率的二维半导体 Bi₂O₂Se 与高κ(κ = 21)层状原生氧化物 Bi₂SeO₅ 完全包裹,形成了原子级平滑的范德华异质界面。这种界面的高质量显著降低了界面陷阱密度(~2×10¹¹ cm⁻² eV⁻¹),并实现了接近理想的亚阈值摆幅(62 mV/dec),优于其他常见半导体-介质界面。







请到「今天看啥」查看全文