文章来源：
Semika
原文作者：Semika
本文将探讨在单个产品中结合多个封装和组件的封装技术，即封装堆叠和系统级封装(SiP)技术。
堆叠封装可以在更小的空间内提供更多的功能。
堆叠封装可以开发具有不同功能的多芯片封装，或者将多个存储芯片放在一个容量增加的封装中。
系统级封装SiP可以在单个包中实现各种系统组件。
这些技术使半导体公司能够创造高附加值的产品，同时也能满足市场的多样化需求。
如下图所示，堆叠封装根据其不同的开发技术分为三种主要类型:
3)使用硅通孔(TSV)进行内部电气互连的芯片堆叠封装。
封装堆叠是将封装垂直堆叠而成的。包对包堆叠(PoP)是最常用的一种堆叠方式，在移动设备中得到了广泛的应用。对于移动设备中的PoP，上下封装中使用的芯片类型和功能可能不同，芯片制造商也可能不同。
常见的PoP，上层封装主要包括半导体存储公司生产的存储芯片，而下面堆叠的封装主要包括带有移动处理器的芯片。由于包装由不同厂家生产，所以在堆放前要进行质量检测。即使堆垛后出现缺陷，也可以用新包装替换有缺陷的部件进行返工。
当在一个封装中放置多个芯片时，它们可以垂直堆叠或水平连接到电路板上。考虑到水平布局可能导致更大的封装尺寸，垂直堆叠已成为首选的方法。芯片堆叠后，也可以用引线键合的方式把多层芯片进行连接导通
然而，堆叠更多的芯片，封装会变得更厚，而封装厚度有一定的限制。要把芯片做薄，芯片和基板在内的所有影响封装厚度的东西都必须做得更薄，这给封装过程带来了许多挑战，因为芯片越薄就越容易损坏。这就是为什么封装工艺中要不断克服这些挑战。
TSV是一种芯片堆叠技术，通过在硅上钻孔来连接电路。TSV不是使用传统的布线方法连接芯片到芯片或芯片到衬底，而是通过在芯片上钻孔并填充导电材料(如金属)来垂直连接芯片。虽然在与TSV堆叠时使用芯片级工艺，但在芯片正面和背面形成TSV和焊接凸起时使用晶圆级工艺。因此，TSV被归类为晶圆级封装技术。
使用TSV封装的主要优点是高水平的性能和更小的封装尺寸。如上图所示，采用线键合的芯片堆叠封装在每个堆叠芯片的侧面都有导线连接。由于堆叠的芯片和连接的引脚越来越多，布线变得越来越复杂，需要更多的空间来连接它们。相比之下，采用TSV的芯片堆栈不需要复杂的布线，因此可以减小封装尺寸。
TSV具有短的电信号传输路径,这赋予TSV封装强大的电气性能。相反，如果使用线键合，信号传输路径会变得更长，因为信号在到达芯片之前必须先到达基板，而且还不能在芯片中心进行布线连接。相比之下，TSV封装允许在芯片中心钻孔，并且可以显著增加引脚的数量。
目前量产的将TSV应用于DRAM的存储器产品包括HBM和3D堆叠存储器(3DS)。前者用于图形、网络和高性能计算(HPC)应用，而后者主要用作DRAM内存模块。
3DS内存是另一种使用TSV的产品，是一种安装在PCB板上的BGA4封装的内存模块。虽然服务器中的DRAM内存模块要求高速度和大容量，但由于速度限制，使用布线的芯片堆栈封装无法满足这些要求。这导致了在高端系统(如服务器)中使用由tsv应用的芯片堆栈封装制成的模块。
2.5D封装和3D封装：2.5D和3D封装中包含多个IC。在2.5D结构中，两个或多个有源半导体芯片并排放置在硅中间层上。在三维结构中，有源芯片通过垂直堆叠的方式集成。
系统级封装System-In-Package (SiP)
由HBM和逻辑芯片组成的封装是SiP的一种。
顾名思义，SiP在单个包中实现系统级功能。
可能传感器、模数(A/D)转换器、逻辑芯片、存储芯片、电池和天线等组件都会包括在内，以形成一个完整的系统。
但实际上不可能将所有这些系统组件包含在一个单一的封装中。
sip今天通常指的是将一些系统组件组合在单个封装中。
例如，应用HBM的封装将HBM和逻辑芯片合并到单个封装中以创建SiP。
与SiP不同，片上系统(SoC)在芯片级实现系统功能。换句话说，多个系统功能在一个芯片上实现。例如，今天大多数处理器在芯片内具有静态RAM (SRAM)存储器，允许处理器的逻辑功能和SRAM的存储功能一起在单个芯片上实现。因此，这些处理器被归类为SoC。
soc的开发过程复杂而漫长，因为它们需要将多个功能封装到单个芯片中。此外，在已经开发的soc中升级单个元件的功能需要从头开始设计和开发。另一方面，sip更容易更快地开发，因为它们是通过将已经开发的芯片和设备集成到一个封装中来制造的。即使该设备具有完全不同的结构，芯片本身也是单独开发和制造的，这使得将其制成单个封装相对容易。此外，如果功能的某个方面需要升级，新开发的器件可以在芯片中实现，而无需从头开发整个封装。然而，如果一个产品要在很长一段时间内大量使用，那么将其开发为SoC而不是SiP可能更有效，因为后者需要制造更多的材料，并导致更大的封装尺寸，以便在单个封装中容纳多个芯片。
尽管soc和sip之间存在各种差异，但没有必要在这两种技术之间进行选择。事实上，它们可以结合起来产生协同效应。一旦开发出SoC，就可以将其与其他功能芯片封装到单个封装中，并作为增强型SiP实现。
在比较sip和soc的性能时，最初认为soc的电气特性更好，因为它们在单芯片上实现。然而，随着芯片堆叠技术(如TSV)的出现，sip可以具有与soc相当的电气特性。上图显示了与TSV堆叠的soc和sip的信号传输路径的比较。当信号从SoC芯片的一端传输到另一端时，如果将SoC分成9个部分并与TSV堆叠，则路径会短得多。
除了关注与TSV堆叠的sip的各种优势外，一种称为小芯片的技术最近引起了很多关注。
如下图所示，它是一种将现有逻辑芯片按功能划分并与TSV连接的技术。
首先，与单片芯片相比，小芯片的成品率有所提高。如果晶圆上的单个芯片尺寸较大，则晶圆产量有限，但将芯片变小可以提高晶圆产量，从而降低制造成本。
以300毫米的晶圆片为例，切成100或1000个芯片(净芯片)。如果晶圆工艺由于5种杂质均匀分布在晶圆正面导致5个芯片失效，则100个芯片的产品良率为95%，1000个芯片的产品良率为99.5%。因此，对于具有更多净晶片或更小芯片尺寸的产品，产量要高得多。因此，将一个芯片按功能分割并作为SiP实现比通过SoC作为单个芯片实现更具有成本效益。
第二个优势是精简开发。对于单个芯片，为了升级其功能或应用最新技术，整个芯片需要重新开发。但是，分割芯片可以缩短开发周期，提高流程效率，因为只需要升级或使用最新技术开发具有相关功能的芯片。
第三个好处是技术发展的集中化。通过按功能划分芯片，不必为每个功能开发一个芯片。只有用于核心技术的芯片需要开发，其他一切都可以购买或外包，这样企业就可以专注于开发自己的核心技术。
由于这些优点，Chiplet技术正在被 很多企业引入，或将其列入发展蓝图。
虽然堆叠封装和sip在发展中已经取得了长足的进步，但半导体研究人员将继续努力提高这些高质量技术的能力，使其具有占用最小空间，并且具有更多的功能。
END
转载内容仅代表作者观点
不代表中国科学院半导体所立场
编辑：知名不具魏同学
责编：六块钱的鱼
投稿邮箱：[email protected]
