凭借在DRAM和NAND Flash领域的优势，
三星
在过去的两年里借着存储涨价和缺货挣得盆满钵满，更是一举超越英特尔，成为全球最大的半导体公司，但是三星的野心并不止于此。
2018年5月24日，在美国举行的三星工艺论坛SFF 2018 USA之上，三星正式宣布了5nm、4nm、3nm工艺计划。
这一计划关系到三星能否实现2018年晶圆代工营收达到100亿美元的“小目标”。
5nm、4nm、3nm持续推进
今年，独立部门营运的三星晶圆代工事业部为自己的2018年立下了一个“小目标”，即年营收达到100亿美元，年增长率超过100%。
要知道，自从2015年三星与台积电分别以14nm/16nm替苹果代工生产A9处理器以来，过去两年，包括iPhone 7、iPhone 8、iPhone X等在内的A10及A11处理器均是由台积电独家包办。
为了在未来更多的吸引到苹果这样的大客户，三星也在加快自己的制程工艺的演进。
5月23日，集微网就曾报道过，三星宣布早已经准备好了7nm LPP 工艺，2018年下半年就可以基于全新工艺生产更小、更低功率的芯片。
而另一方面， 三星宣布的5nm、4nm、3nm工艺则更具冲击力。
其中，4 纳米工艺仍会使用现有的 FinFET 制造技术，这一制造技术在高通骁龙 845 和三星 Exynos 旗舰芯片中均有使用。但到了 3 纳米工艺结点，三星便开始抛弃 FinFET 技术，转而采用 GAA 纳米技术。
具体如下：
7LPP (7nm Low Power Plus)
三星将在7LPP工艺上首次应用EUV极紫外光刻技术，预计今年下半年投产。关键IP正在研发中，明年上半年完成。
5LPE (5nm Low Power Early)
在7LPP工艺的基础上继续创新改进，可进一步缩小芯片核心面积，带来超低功耗。
4LPE/LPP (4nm Low Power Early/Plus)
最后一次应用高度成熟和行业验证的FinFET立体晶体管技术，结合此前5LPE工艺的成熟技术，芯片面积更小，性能更高，可以快速达到高良率量产，也方便客户升级。
3GAAE/GAAP (3nm Gate-All-Around Early/Plus)
Gate-All-Around就是环绕栅极，相比于现在的FinFET Tri-Gate三栅极设计，将重新设计晶体管底层结构，克服当前技术的物理、性能极限，增强栅极控制，性能大大提升。
三星的GAA技术叫做MBCFET(多桥通道场效应管)，正在使用纳米层设备开发之中。
在高性能领域，三星也准备了杀手锏，大规模数据中心、AI人工智能、ML机器学习，7LPP和后续工艺都能提供服务，并有一整套平台解决方案。
三星在补充发言中提到，“Key IP”将在 2019 年上半年实现交付，这就意味着某个客户的处理器芯片已经向三星下订单了，明年就能交付。
三星晶圆代工的“小目标”
从涉足半导体产业一直到21世纪前几年，三星和Intel都是IDM，自己家的晶圆厂只是生产自家的DRAM和Flash产品。
但到了2004年，看到市场前景和发展需求的三星在12寸晶圆厂导入了VLSI生产线，踏出了扩展非存储器版图的第一步。
再后来三星获得了高通CDMA芯片订单，紧接着，与苹果的合作使三星晶圆业务进一步突飞猛进。
2017年5月三星宣布，将把晶圆代工部门从原本的系统晶片事业之中分拆出来，成为独立事业。
到今年，三星晶圆代工部门则为自己树立了一个年营收100亿美元的“小目标”。
