二维(2D)半导体的垂直三维集成具有很大的前景,因为它提供了扩展
z
轴中的逻辑层的可能性。事实上,垂直互补场效应晶体管(CFETs)用这种混合维异质结构,以及具有不同载流子类型的异质-2D层,最近已经被证明。
然而,到目前为止,缺乏一种可控的掺杂方案(特别是p掺杂WSe
2
和MoS
2
。在二维半导体中,最好以稳定和非破坏性的方式,极大地阻碍了互补逻辑电路的自下而上缩放。
2024年5月29日,山西大学韩拯、北京大学侯仰龙、中国科学院大学物理科学学院周武、中国科学院金属研究所李秀艳、辽宁材料实验室Wang Hanwen共同通讯在
Nature
在线发表题为“
Van der Waals polarity-engineered 3D integration of 2D complementary logic
”的研究论文,
该研究表明,通过将过渡金属二硫族化合物,如MoS
2
,置于范德华(vdW)反铁磁绝缘体氯化铬(CrOCl)上,MoS
2
中的载流子极性可以通过强vdW界面耦合很容易地从n型重新配置为p型。
由此产生的带对准产生的晶体管室温空穴迁移率高达约425 cm2 V
−1
s
−1
,开/关比达到10
6
,空气稳定性能超过一年。基于这种方法,进一步演示了垂直构建的互补逻辑,包括6层vdW的逆变器、14层vdW的nand和14层vdW的SRAMs。
极性工程p型和n型二维半导体通道(有或没有vdW嵌入)具有鲁棒性,适用于各种材料,因此可能为未来基于二维逻辑门的三维垂直集成电路提供启发。