（编译自Semiconductor Engineering）
半导体行业正经历着封装技术的深刻转变，转向依赖于多方利益相关者的密切合作来解决错综复杂、多面且极其复杂的问题。
这一变化的核心是异构集成、芯片和3D堆叠的融合。异构方法允许企业将不同的技术（例如逻辑、内存、模拟和射频）集成到一个封装中，从而提高芯片的性能和成本效率。它还允许企业针对特定领域或工作负载，使用可以集成统一系统的芯片和预集成模块。
芯片使企业能够在不同的芯片上混合搭配不同的硅工艺。但实现这种模块化需要整个生态系统的紧密协调——从基板设计和中介层开发到组装和测试。简而言之，没有一家公司能够管理开发周期的每个方面，无论其规模有多大或有多先进。
Promex首席执行官Dick Otte表示：“先进封装领域存在着巨大的差异。我们拥有多种基板技术，而且这些技术发展迅速。同样，芯片的制造方式也多种多样，组装工艺本身也变得越来越多样化。所有这些差异都增加了先进封装的复杂性，而且显然没有一种万能的解决方案可以解决所有问题。行业面临的挑战是如何将这些不同的技术整合成一个推动创新的统一流程。”
半导体行业协会(SIA)技术政策总监埃Erik Hadland表示：“我们谁都无法独自完成所有工作。这是一个多样化且复杂的行业，我们需要每个人都拓宽思路，思考如何才能做得更好、更明智、更快。”
行业领袖、政府代表和学术专家一致认为，推进封装技术需要代工厂、IDM、OSAT、设备供应商和材料供应商之间更深入的合作。缺乏合作不仅会减慢开发周期，而且还可能扼杀创新，特别是在依赖高性能封装解决方案的AI硬件、5G/6G和汽车系统等领域。
Lam Research公司战略高级副总裁兼Lam Capital总裁Audrey Charles表示：“先进封装的机遇从未如此巨大，但也伴随着重大挑战。显而易见，共同努力对于克服这些障碍至关重要。”
目前，先进封装领域的特点是材料、互连方法和设计选择种类繁多，每一种都带来了独特的挑战。封装领域正在从传统的有机基板（如FR4）转向硅基中介层，以实现更高的密度和更复杂的布线方案。特别是，向硅中介层和玻璃基板的转变为更紧凑的设计创造了机会，但它们也带来了与热管理、翘曲控制和平整性相关的新挑战。
“封装领域极其复杂，现在，一切都与管理众多变量有关，”Otte说道，“这个难题的一个关键部分是基板尺寸，这是先进封装创新的基础。传统上，我们在电路板上使用75毫米的线路和空间，但现在我们正在大大突破这些限制。在有机基板中，我们已经采用25毫米，而对于硅基中介层，我们看到的尺寸已经小到5-7毫米。这种向小芯片中介层领域的转变——我认为这是先进封装的真正前沿——需要彻底重新思考流程和能力。”
Chiplet具有灵活性，允许企业在同一封装中结合采用最先进工艺节点开发的高性能逻辑芯片与采用成熟节点开发的内存、射频和电源管理单元。这在AI、5G和数据中心等应用中尤为重要，因为这些应用对性能的要求不断提高，但传统的单片SoC的制造成本过高。
美国国家先进封装制造计划(NAPMP)项目经理Bapiraju Vinnakota表示：“Chiplet生态系统对于任何先进封装的实施都至关重要。通过利Chiplet，企业可以降低成本、提高性能并加快上市时间，但前提是有一个强大的协作生态系统来支持该技术。”
基板材料、互连技术和封装架构的多样性使得协作变得至关重要。每个利益相关者，无论是基板制造商、代工厂、装配厂还是设备供应商，都带来了一套独特的技能和知识。这些实体之间缺乏协调可能会导致生产瓶颈、延迟，并最终导致产品故障。
日月光集团高级总监曹立宏在最近的一次演讲中表示：“芯片设计师、制造商和系统集成商之间的合作对于建立成功的设计生态系统至关重要。先进封装为小芯片和异构集成提供了解决方案，但需要建立生态系统。”
在数据中心等高性能应用中，对电力输送、信号完整性和热管理的要求非常高。例如，数据中心中的典型AI芯片可能有数千个输入/输出(I/O)连接，每个连接都需要精确对准和热控制。如果无法提供足够的散热，则会导致过热，从而降低设备性能或对设备造成永久性损坏。
ASE集团工程副总裁Calvin Cheung表示：“通常情况下，先进节点的芯片更加脆弱，接口要求也与成熟节点不同。你需要在同一封装中平衡不同技术之间的压力，这需要设计和封装团队之间的密切合作。”
对于高性能多芯片封装中的散热问题尤其如此。“特别是人工智能芯片，会散发大量热量，而对于大型模块，管理热量分布和控制翘曲是关键挑战，”Amkor产品营销和业务开发高级总监Vik Chaudhry表示，“我们正在定义最佳实践来帮助行业应对这些挑战，但目前还没有通用的解决方案。”
协作的最大障碍之一是组织之间的有效沟通。随着设计和制造流程日益跨越不同的地区、时区和语言，确保所有利益相关者保持一致非常困难。这一问题因所涉及技术的复杂性而变得更加严重，这些技术通常需要高度专业化的知识。
跨境沟通障碍，无论是在语言还是文化方面的，都可能导致误解，从而延长开发周期并增加成本。
“我们每个人都对自己的专业领域了如指掌，但真正的挑战在于如何弥合团队之间的沟通障碍，”Promex的 Otte说道，“当你能组建一支相互理解的团队时，使用图形表示比文字更有效，尤其是在国际化工作时。许多人以英语为第二语言，这让事情变得复杂。通过图像和数字进行清晰的沟通有助于消除许多误解。”
先进封装规模化的另一个重大障碍是领先技术公司之间的垂直整合问题。英特尔、台积电和三星等主要参与者已经开发出垂直整合模式，可以控制从芯片设计和制造到组装和最终测试的每个生产阶段。这种控制使这些公司在优化流程以及为第三方芯片定义插槽方面具有优势，但从长远来看，这并不是最具成本效益的方法。大公司可以严格控制芯片之间的互连、热管理和基板设计，但使用经过良好表征且日益标准化的现成芯片可以显着降低成本，就像标准化IP一样。
与此同时，规模较小的公司目前无法获得兼容的生态系统，而这些生态系统是实现芯片功能所必需的。联盟正在尝试通过UCIe等标准，尽量减少特定应用的障碍，但要让所有部分（例如中介层和基板的标准）为整个市场做好准备还需要时间。
“UCIe正在尝试实现供应商A、供应商B和供应商C之间的互连标准化，”Amkor的Chaudhry说道，“它允许多个芯片相互连接和通信，即使它们的来源不同，这一点至关重要，因为我们正在从2芯片系统转向多芯片系统，每个封装最多有12个芯片。这个挑战非常艰巨，全球只有少数几家公司拥有处理这一挑战的资源和能力。Amkor、台积电、英特尔和ASE是少数几家能够投入必要资源和费用来整合这些生产线的公司。”
标准化将有助于降低成本、提高效率，同时在促进跨境合作方面发挥着关键作用。采用通用标准将使世界各地的公司更容易合作开发先进的封装解决方案，从而创建一个更加开放的生态系统。这一点尤为重要，因为异构集成已成为封装的主导模式，来自多个供应商的组件需要无缝地组合在一起。
Brewer Science制造和物流执行总监Mike Mathews表示：“如果每个人都能相互信任一点，整个半导体行业就会变得更加强大。当我与行业领先公司的高层领导讨论这个问题时，他们总是同意，但也就这样了。这就是事情的本质。”
解决垂直整合造成的障碍的一个潜在方法是建立中试线，这样那些小公司和初创公司也可以获得先进的封装技术，而无需在自己的设备上投入大量资金。这些设施允许企业在受控环境中测试新设计和工艺，然后再进行全面生产。在这样的设施中测试新想法可以帮助实现先进封装技术的民主化，使小公司能够与大型垂直整合公司竞争。
DARPA主任特别顾问Carl McCants表示：“我们的想法是建立一个稳定的流程，以便测试新想法，并更顺利地过渡到大批量生产。通过提供实验和改进的空间，中试线提供了纯研发和商业规模生产之间的中间地带。这不仅降低了开发新技术的财务风险，而且还加快了新解决方案的上市时间，使小公司更容易参与先进封装生态系统。”
中试线设施也正在成为开发下一代中介层设计、3D堆叠技术和混合键合工艺的关键资源。这些技术对于扩展基于芯片的架构以及实现高性能计算、AI和数据中心应用所需的性能改进至关重要。
然而，中试线并不能完全解决行业面临的挑战。虽然它们有助于减轻小企业的部分财务负担，但标准化和生态系统协调等更广泛的问题仍然存在。为了使这些设施真正释放先进封装的潜力，它们需要在行业标准框架内运作，确保中试线开发的技术能够无缝集成到更大的生产生态系统中。
Lam的Charles表示：“先进封装正在推动所有设备领域的扩展——不仅是高性能计算和逻辑，还有DRAM和HBM。应对这一挑战的关键是合作——更快、更有效地共同工作。”
