在当前针对高性能芯片的要求，希望不断提效率，并且降低功耗，提升储存空间的情况下，透过延续摩尔定律，将先进制程不断的向下发展就成为不可逆的发展方向。而这也是目前晶圆代工龙头台积电，在当前推出 10 纳米制程之后，陆续规划在 2018 年及 2019 年陆续推出 7 纳米及 5 纳米先进制程的原因。
不过，随着先进制程往个位数纳米制程发展，则因为当前制程的铜材料导线会因为导电速率的不足，无法满足个位数纳米制程的需求，使得发展先进制程发展上碰上阻碍。因此，应用材料在 2014 年就开始研发以钴来取代铜，成为未来先进制程中导线材料的可能。如今，在 17 日应用材料正式宣布，将在个位数纳米制程节点上陆续导入钴材料，使导线的导电性更佳和功耗更低，并且让芯片体积得以更小，进一步推动摩尔定律得以延伸推进到 7 纳米，甚至到 5 纳米及 3 纳米以下的先进制程中。
根据应用材料表示，在先进制程中，半导体金属沉积制程进入 7 纳米以下的节点时，要如何生产连结芯片中数十亿个电晶体的导线电路就成为技术关键。因为同时要扩增芯片上电晶体的数量，而且还要建立系统整合芯片的封装，因此必须缩小导线，并提升电晶体密度。只是，在缩小导线的过程中，导线截面积越小，导电体积也跟着减少，这就会使得电阻增加，使得导电性能下降。所以，要克服这种 “阻容迟滞” 的情况就必须透过新的技术，包括在阻障层、内衬层等微缩制程上，以及运用新材料来改善导电性的问题。
因此，为了解决芯片内导线的导电性问题，应用材料运用新的钴以取代传统铜材料，并运用先进的沉积制程技术，同时将物理气相沉积、化学气相沉积和原子层 3 种不同沉积制程技术，整合在同一设备平台上。运用单一整合程序，制造出复杂的薄膜堆叠结构。用以确保元件效能更高、良率更佳，并维持客户竞争力与推进技术蓝图的持续发展。
据了解，以钴材料全面取代铜材料当作导线的技术，应用材料预计将可能在 7 纳米制程中进行先期测试与学习过程，然后在 5 纳米制程上进行全面性的导入。至于，材料的更换后，在机台设备则可望沿用沿用当前的 Endura 平台，透过进行技术及零件升级，即可进一步采用钴材料来当作导线材料。
应用材料表示，未来若以钴取代铜成为先进制程上的导线关键材料之后，预期因为导电性更佳，而且拥有功耗更低等的优点，将可大幅减小芯片体积，使芯片的效能更优越。如此也能进一步延续摩尔定律，使晶圆制造商如台积电继续发展个位数纳米先进制程。
为了更好地便于大家交流学习，EETOP按区域组建了一些微信群，欢迎所在区域的网友加入各自的区域群，加群方法： 先加 jack_eetop 为好友，发送如下信息：加群+区域+单位（或院校）+职业。如果加入的是以省为单位的群，则需按以下格式发送加群信息：加群+省名+城市名+单位（或院校）+职业
比如： 加群+北京+利达科技+数字IC设计
加群+浙江+杭州+xxx公司+xxx设计
目前先开通如下7个区域群，欢迎对号入座。
长按二维码，加群主为好友，拉你入群
EETOP北京群 EETOP苏州 EETOP上海 EETOP深圳
EETOP成都 EETOP西安 EETOP浙江
此外，我们也会陆续开通一些行业群，现已开通：
EETOP汽车电子 , EETOP GPU&深度学习, EETOP 物联网
欢迎业内人士加入
请按如下格式填写：加群+汽车(或 GPU等)+单位
加群前请务必在朋友圈分享至少一篇EETOP的微信文章
点击阅读原文，查看更多
