空闲引脚处置
MCU未用到的引脚需要处理吗？如果需要，那么有什么推荐的做法吗？这一篇做一个小结。
1. 可设置为逻辑端口且方向是输出（Output）的
1.1 端口为TTL电平或者CMOS电平 ---- 输出任意逻辑电平，推荐逻辑High。
1.2 集电极开路（OC，Open-collector），N沟开漏（OD，Open-drain）
2. 可设置为逻辑端口，但只能做输入（Input）的
上拉——在电源和引脚之间接一个电阻器。电源必须是此端口所在电源域的电源，不可以超过端口电源电压。电阻器的值可根据引脚承受的电流大小来选，常用 4.7~10kOhm。以5V供电、上拉5.1kOhm为例，该引脚最大流入电流（Sink）为1.0mA。
3. 高阻态
既可以上拉，也可以下拉，推荐电阻阻值4.7~10kOhm。
一些端口不可设置为逻辑端口，而只能按特定的功能来用，例如
4. 模拟信号输入引脚
同情况2。对于模数转换器端口，推荐接到参考电压的50%处。
5. 连接晶体谐振器的引脚
输出脚（Xout）可悬空。输入脚（Xin）按情况2。
6. 调试/下载端口
根据引脚功能选择。例如TO是MCU输出，TI是MCU输入，TCLK是双向口按输入对待。
7. NC引脚
引脚Vdd 引脚Vcap 去耦
Vdd 引脚
在这里泛指MCU的数字逻辑电路的电源引脚。一些低端MCU，工作电源并不区分是用于内部数字逻辑电路还是内部模拟电路，在一些侧重模拟信号性能的MCU上，工作电源会分开使用不同的引脚。
从PCB布线角度，从电源输出到MCU的Vdd，如果走线长度超过 15cm 时，建议对MCU设置大容量的去耦电容。电容的大小应满足MCU可接受的电压骤降水平，位置则可以在 15cm 长度的任何地方。具体计算，可以按电源到MCU的走线电阻和MCU可能处理的最大的电流来确定。典型值的范围是 4.7 ~ 47 uF。
Vcap 引脚
在这里指MCU内部线性稳压器的外接引脚。当今的MCU，和外设端口电路相比，其处理器内核通常采用更小的线宽制造，所以使用更低的电压，例如40nm工艺用1.25V作为工作电压，而55nm工艺使用 1.80V。为简化PCBA的电源设计，MCU通常会保持一个 3.3/5.0V 的单一Vdd输入，同时在内部设计一个线性稳压器来产生内部需要的各种更低的电压。线性稳压器需要外接一个电容来保持负反馈稳定，这个电容比较大，难以在芯片内部制造，需要在PCB上另外提供，为此，有这种需要的MCU会设置Vcap引脚。
Vcap 引脚处的电容器必须选用 ESR（Effective Serial Resistance, 等效串联电阻） 低的类型，例如多层陶瓷电容。容量可以是 1.0~2.2 uF，耐压可以按引脚电压除以 0.6 计算，即电容的耐压降额40%。这样的电容比较经济实惠。Vcap引脚到电容的走线要尽量短，不要超过 15mm。Vcap 引脚和电容的走线，回路面积要尽量小。
Ref
DS70657G.dsPIC33EPXXXGP50X、dsPIC33EPXXXMC20X/50X和PIC24EPXXXGP/MC20X参考手册.Microchip.2013
引脚Vdd 旁路
Vdd 引脚 在这里泛指MCU的数字逻辑电路的电源引脚。
Vdd 引脚需要设置旁路电容。MCU是一种以时序逻辑电路为主体的大规模集成电路，工作时会有大量的逻辑门同时动作，从而在内部电源网络上引起浪涌电压。以CMOS工艺为标志的现代MCU，工作时既会在电源和地之间产生穿通浪涌电流，又会在容性负载（例如引脚的寄生电容）上产生负载浪涌电流，这些浪涌电流通过线路的寄生电感，又会转换为浪涌电压。当浪涌电压超过一定幅度时，会对MCU造成危害，需要用旁路的方法吸收浪涌电压。
旁路（Bypassing）常用陶瓷介质的电容器实现，这种电容在高频段的阻抗小，对于浪涌电压中的高频成分，电容器两端电位趋于相等，显示出“阻直流，通交流”的特性，借此让浪涌电压的能量快速回流到地。旁路电容从效果上看好像一个“围栏”，把器件产生的浪涌电压限定在局部范围内，不使其蔓延为患。为保证良好的旁路效果，旁路电容需要在浪涌电压的频段上阻抗（ESR）尽量低。小电流数字电路应达到0.1~0.5ohm。从能量传输角度看，旁路是在等电位之间传递能量。
为了让旁路电容发挥最佳作用，它的最小值要根据流过的瞬态电流、允许的电压跌落和过渡时间三个变量来计算：C = dI * dt / dV。举例：如果在10ns的电平转换时间里，MCU工作电流变化量是80mA，而噪声不得超过100mV的话，那么 dI = 80mA，dt = 10ns，dV = 100mV，计算出的 C = 80 * 10 / 100 = 8nF。
只计算电容还不够，因为电路板上的导线是天然的电感（寄生电感）。上例中 Vdd 引脚到旁路电容的连线，将在电平转换的10ns时间里产生浪涌电压。允许的寄生电感也可以计算：L = dV * dt / dI。还是上面的例子，如果要求噪声电压不超过100mV，那么计算出的 L = 100 * 10 / 80 = 12.5nH。也就是说，所有引脚的等效串联电感不可以大于12.5nH。这个可以在PCB布线时加以控制。
由于电容的非理想特性，每种类型和容量的电容，适用的频率范围是有限的。要保证在较宽的频段上达到理想的旁路效果，常常需要采用不同容量电容并联的方式。根据计算出的旁路电容值，经验上可以选择容量大2个数量级的电容与之并联使用。如果电路板面积紧张，不能给每个电源引脚配置多个电容，较大的旁路电容可以和去耦电容合并。
选用旁路电容要注意两种谐振效应：第一种是电容与电源线或地线的寄生电感形成LC串联谐振。第二种是不同类型及容量的电容并联导致的ESL和C之间的并联谐振。在选择旁路电容的大小时，需要吸收的噪声频率要远离这些谐振频率，在PCB设计中要注意旁路电容和电源引脚之间的走线宽度和长度（减少电感）。
引脚AVdd 旁路
AVdd 引脚 在这里泛指MCU内部模拟电路部分专用的电源，通常只有那些突出模拟功能的MCU——比如配置14位以上模数转换器——才会设置专门的电源引脚，通用和低端的型号常常是和 Vdd 引脚共用的。
AVdd 引脚需要重视电源纹波和噪声。如果要实现14位以上精度的模拟信号处理，我的经验是电源纹波有效值要控制在40mV以下，噪声峰峰值要控制在100mV以下。抑制纹波，除了用低ESR的电容器（缺点是会增加电源的容性负载），更好的办法是选择线性稳压器来供电。而抑制噪声，一方面可以借助线性稳压器甚至低压差线性稳压器（LDO，Low Drop-out Linear Voltage Regulator），另一方面需要良好的PCB布线，减少对MCU数字电源噪声的耦合。
AVdd 引脚需要配置旁路电容。这方面的原理和计算见 MCU应用第004篇 引脚Vdd 旁路。如果MCU配置的模数转换器是 Sigma-Delta结构的话，要更加重视旁路。原因是这种结构采用过采样技术，有相当高的高频噪声。
我认为AVdd 引脚不是必须配置去耦电容器。从占据芯片面积的角度，一颗MCU芯片80~95%都被数字电路占据，剩下的部分才是放大器、比较器、模数转换器等模拟电路。如果不做功率驱动，那么模拟电源所需要的功率是比较低的，具体数值查看器件规格书。也就是说，模拟电路工作时并不会在局部电源产生明显的电压跌落。
作者：面包板社区博主 电子知识打边炉
