Sony于近日发表了0.8μm像素的研究
研究的主要成果是如何在0.8μm像素尺寸下实现低暗噪声和高满阱容量(FWC)的二维晶体管堆叠CMOS图像传感器(CIS)。
近年来，两层晶体管堆叠的CMOS图像传感器因其适应像素缩小和复杂架构的能力而备受关注。在缩小像素尺寸的同时保持高分辨率图像的特性、优化像素晶体管的布局以提高灵活性、减少输入参考随机噪声以及在不降低双像素固定和电气隔离的情况下实现高满阱容量。现有的层间连接主要基于Cu-Cu键合和3D顺序集成，但3D顺序集成虽然能有效减少寄生电容，却会降低像素晶体管布局的灵活性。
论文提出了一种先进的两层晶体管堆叠0.8μm双像素CIS，通过在深接触点和光电二极管硅之间引入中间多晶硅布线(IPW)来提高布局灵活性和减少输入参考随机噪声。
具体来说，
1. 中间多晶硅布线(IPW) :在深接触点和第一层之间引入IPW，将多个深接触点合并为一个，并调整其位置，从而扩展放大晶体管的通道宽度。
2. 像素晶体管布局优化:通过采用垂直传输门(TG)、像素Fin场效应晶体管(Pixel FinFET)和埋置子局部连接(BSC)，优化了像素晶体管的布局，增加了共享单元中的门数和通道宽度。
3. 光电二极管设计优化:通过采用垂直TG、减少p型掺杂和热预算，实现了8500 e−的高满阱容量，同时避免了双像素中的固定和电气隔离问题。
设备的结构分为三层，第一层包含光电二极管(PDs)、传输门(TGs)和浮动扩散(FDs) ;第二层包含像素晶体管(即放大器晶体管AMP Trs)、选择门(SEL Gates)和复位门(RST Gates);第三层包含模拟和逻辑电路，并通过Cu-Cu键合与第二层电气连接。
结果与分析
1. 像素晶体管布局和噪声特性 :与之前的1.0μm双像素CIS相比，0.8μm双像素CIS在像素晶体管层可用面积减少了45%，但 由于采用了Pixel FinFET和IPW，通道宽度增加了一倍。0.8μm双像素CIS的转换增益提高了约72%，输入参考随 机噪声降低了约42%。
2. 光电二极管特性:通过采用垂直TG和优化的杂质分布，0.8μm双像素CIS实现了8500 e−的高满阱容量，尽管绝对值低于1.0μm双像素，但单位硅体积的满阱容量更高。
3. 光学特性 :与0.8μm单像素设备相比，0.8μm双像素设备在量子效率、光学串扰和角度响应方面表现优异。0.8μm双像素设备的分辨率能力也优于0.8μm单像素设备。
本文提出了一种先进的两层晶体管堆叠0.8μm双像素CIS，通过引入中间多晶硅布线、优化像素晶体管布局和光电二极管设计，实现了低暗噪声和高满阱容量。该技术在保持高分辨率图像的同时，展示了良好的光学特性和高分辨率图像。所提出的先进两层堆叠像素技术被认为是实现超小型化和多功能CIS 设备的关键推动力。
关键问题及回答
问题1:中间多晶硅布线(IPW)在提高像素晶体管布局灵活性和减少噪声方面具体是如何实现的?
1. 减少深接触点的数量 :IPW通过将多个深接触点合并为一个，减少了深接触点的总数，从而降低了深接触点对像素 晶体管布局的限制。
2. 调整深接触点的位置 :IPW允许调整深接触点的位置，使其更加灵活，可以扩展放大晶体管的通道宽度，从而提高 像素晶体管的布局灵活性。
3. 降低噪声 :由于深接触点的减少和位置的灵活性提高，像素晶体管的寄生电容减小，进而减少了输入参考随机噪声。
问题2:在光电二极管设计方面，本文采取了哪些措施来实现8500 e−的高满阱容量，同时避免固定和电气分离问题?
1. 采用垂直传输门 :通过采用垂直传输门，可以在不降低传输能力的情况下创建更深的光电二极管，从而增加满 阱容量。
2. 优化掺杂分布 :通过优化掺杂分布，减少了p型掺杂和热预算，增强了光电二极管的体积，从而实现更高的满阱容量。
3. 控制电位设计 :实施了精心控制的电位设计，避免了固定和电气分离问题，确保了光电二极管的性能。
问题3:与2×2 OCL 0.8μm像素相比，本文提出的0.8μm DP在光学特性和图像分辨率方面有哪些优势?
1. 量子效率(QE):0.8μm DP的量子效率与2×2 OCL 0.8μm像素相当，表明其在光电转换效率方面表现出色。
2. 光学串扰:在大多数区域，0.8μm DP的光学串扰表现更优，这意味着其在光线传递和图像质量方面具有更高的性能。
3. 角度响应:0.8μm DP在约10度时的信号比率超过2，并且大部分时间等同于2×2 OCL 0.8μm像素，表明两者都表现出良好的自动对焦(AF)性能。
4. 分辨率:由于2×2 OCL的独特算法会降低分辨率，0.8μm DP的分辨率更高，能够捕捉到更清晰的图像细节。
公众号微信
