在舱驾融合的大趋势下，汽车芯片产业新一轮的比拼已经全面开启。
去年以来，博世、安波福、德赛西威、亿咖通、北斗智联等Tier1厂商陆续推出了舱泊一体方案，高通8155/8295、芯擎科技“龍鷹一号”、芯驰X9SP等芯片展开了激烈角逐；而在舱驾融合方面，英伟达、高通、黑芝麻智能、芯驰科技等已经推出高算力芯片，支持“舱驾融合”的跨域计算。
可以看到，从行泊一体到舱泊一体、舱驾一体，汽车芯片正在掀起一轮新的竞争范式。
过去三年，中国汽车芯片已经实现了重要的突围，包括地平线、芯驰科技、黑芝麻智能、芯擎科技等国产汽车芯片成功实现了车规AI芯片的量产上车。
但眼下，伴随着主流车企争相推进中央集中式电子架构的研发与落地，“舱驾融合”已经成为了行业重点的关注方向，
芯片厂商需要同时兼顾智能座舱和智能驾驶的应用需求，设计出一款高度适配“舱驾融合”、且具备高性价比优势的车载AI芯片。
这对于国产汽车芯片来说，既是机遇，也是挑战。业内人士表示，舱驾融合芯片具备高算力、低功耗、高可靠性、高安全性等特点，一款“既好用又便宜”的舱驾一体芯片必然能够率先火爆市场。
今年以来，包括蔚来、哪吒汽车等主机厂以及博世、安波福、德赛西威等
Tier1
厂
商都在争相推出舱驾融合产品，并且正在由多芯片方案向
One Chip
方案演进，即一颗
SoC
芯片上同时运行智能驾驶域和智能座舱域。
多位企业人士表示，主机厂或者Tier1选择舱驾一体芯片时，通常会看该芯片的AI算力、车规级安全认证、解决方案的灵活性、芯片的适配性等多方面指标。
具体来看，舱驾融合的芯片需要同时具备以下特性：
一是具备创新的异构架构，同时支持CPU、NPU、MCU等算力类型；二是高算力，能够支持包括BEV+Transformer在内的多种大模型；三是运用软件和硬件的虚拟化技术，有效实现系统资源整合和隔离，针对不同场景，可以实现不同算力类型、安全要求等的灵活搭配和组合；四是具备丰富的外设接口。
不过，要开发一款能够支持舱驾一体的SoC芯片，本身就面临着诸多的挑战。
“
舱驾一体芯片设计最大的挑战是，要同时满足不同安全、不同时延、不同吞吐量的内部数据交换和内外部数据交换，还要平衡不同域对于芯片的不同需求。
”
黑芝麻智能相关负责人
表示，当多颗芯片功能集合成单一SoC芯片后，芯片集成度、复杂度、设计难度明显增加。
以黑芝麻智能武当1200家族芯片为例，该芯片包含了CPU、GPU、NPU、机器视觉加速处理模块（CV）、语音图像数字信号处理单元（DSP）、实时处理单元（RT MCU）和车身数据线速转发单元，共计七大类可编程算力类型，并且精心设计了安全硬隔离MPU+ Hypervisor相结合的跨域架构，才得以支持智能座舱、智能驾驶、智能网关的跨域融合。
而芯驰科技相关负责人也表示，座舱芯片与智驾芯片有着不同的侧重点。比如智驾对NPU算力要求更高，功能安全要求往往需要达到ASIL-D级别；而座舱芯片需要处理图像3D渲染、图像拼接及运行大型的3D游戏等，对GPU能力有着更高的要求，功能安全要求通常达到ASIL-B级。
此外，随着整车电子架构的集中化升级，传统适配各种单一功能车控ECU的低容量嵌入式存储产品，已经不能满足需求。
中央计算+区域控制架构需要匹配大容量、高带宽的车载存储产品，同时车规级存储也需要支持虚拟化技术的能力要求。
兆易创新
是国内为数不多同时布局车载存储和MCU的供应商之一，目前已经推出了满足AEC-Q100标准的车规级GD25/55 SPI NOR Flash，实现了2Mb-2Gb容量覆盖。同时，兆易创新还可以提供覆盖1Gb-4Gb容量的GD5F SPI NAND Flash系列产品，上述两大系列产品均已广泛应用。
比如GD25/55 SPI NOR Flash的汽车电子解决方案，GD25/55高速、大容量车规级SPI NOR Flash支持DTR和ECC功能，具有高读取速率和高可靠性等特点，已成功应用于芯驰、黑芝麻、联阳ITE等国内及海外主流平台，为智能座舱、智能驾驶、中央网关、车身控制等系统提供可靠的代码及数据存储。
总体来看，单芯片舱驾一体产品，对SoC芯片的要求更高。芯片厂商在设计芯片之时，需要规划好座舱、智驾对CPU、GPU等各类算力的需求，并且需要在性能、功耗和成本之间找到最佳平衡点。
《高工智能汽车》了解到，单芯片舱驾一体方案可以划分为：
轻量级单
SoC
舱驾一体和高阶单
SoC
舱驾一体。
其中，轻量级单
SoC
舱驾一体方案将集成成熟的
L2
级
ADAS
功能以及基本的座舱功能，主要面向的是
10-20
万价格区间的中端车型市场。
高阶单SoC舱驾一体方案，将会集成L2+甚至L3以上的高阶智能驾驶功能+丰富的座舱功能，主要面向的是高端市场。
