台积电近日宣布将赴美设 3 纳米厂，该消息使得业界哗然！3 纳米生产线对于
集成电路
的发展究竟有多重要？集成电路的“庐山真面目”到底是啥？跟芯师爷一起来见识下吧！
近日，台湾媒体联合新闻网的最新报道显示，台积电正计划将赴美设厂列入选项，该厂将投资高达 1000 亿人民币的 3 纳米制程生产线，目标是五年之后的 2022 年实现量产。该新闻令台湾政府与老百姓非常震动，同时也引起业内关注，因为台积电 3 纳米选址非常关键，牵动后续 1 纳米以下次纳米发展的量子计算机，需要极先进的材料、技术及设备，工研院 IEK 主任室计划副组长杨瑞临建议政府应尽早邀集学界参与，全力留住台积电在台设厂，否则将让半导体生态链断层。
究竟“3 纳米”为何物，区区一个选址就能引起如此之大的轰动！
3 纳米指的是半导体的线宽，线宽越小，同样面积芯片整合的晶体管数量更多，能耗更低，性能更加强大。几乎所有的半导体制造厂，都在争先恐后朝着更小的线宽迈进。从Intel规划的规划图来看，最远的也不过是 7nm 工艺。
▲Intel半导体线宽规划图
而台积电 3 纳米制程是摩尔定律（Moore's Law）下晶体管制程微缩的最后节点，且将是关键的转折点，以衔接 1 纳米制程和1纳米以下的次纳米新材料技术。台积电3纳米将牵涉布局量子电脑（quantum computer），这个技术革命可能改变全球半导体产业生态，如果真的实现，人类将在二十一世纪第三个十年进入次纳米时代，目前的超级电脑每秒运算能力是 30 万亿次每秒，人类的大脑是 50 万亿次每秒，量子电脑将达到 100 万亿次每秒，人类历史将会因为量子电脑的出现，出现无法想象的改变。
▲量子电脑
所以集成电路真的是重要的战略产业，究竟啥是集成电路？芯师爷给大家科普一下吧！
我们先以处理器为例，来看一下它的制造过程。
简单地说，处理器的制造过程可以大致分为沙子原料(石英)、硅锭、晶圆、光刻(平版印刷)、蚀刻、离子注入、金属沉积、金属层、互连、晶圆测试与切割、核心封装、等级测试、包装上市等诸多步骤，而且每一步里边又包含更多细致的过程。
沙子：硅是地壳内第二丰富的元素，而脱氧后的沙子(尤其是石英)最多包含25%的硅元素，以二氧化硅(SiO
2
)的形式存在，这也是半导体制造产业的基础。
硅熔炼：12英寸/300毫米晶圆级，下同。通过多步净化得到可用于半导体制造质量的硅，学名电子级硅(EGS)，平均每一百万个硅原子中最多只有一个杂质原子。此图展示了是如何通过硅净化熔炼得到大晶体的，最后得到的就是硅锭(Ingot)。
单晶硅锭：整体基本呈圆柱形，重约100千克，硅纯度99.9999%。
硅锭切割：横向切割成圆形的单个硅片，也就是我们常说的晶圆(Wafer)。顺便说，这下知道为什么晶圆都是圆形的了吧?
晶圆：切割出的晶圆经过抛光后变得几乎完美无瑕，表面甚至可以当镜子。事实上，Intel自己并不生产这种晶圆，而是从第三方半导体企业那里直接购买成品，然后利用自己的生产线进一步加工，比如45nm HKMG(高K金属栅极)。值得一提的是，Intel公司创立之初使用的晶圆尺寸只有2英寸/50毫米。
光刻胶(Photo Resist)：图中蓝色部分就是在晶圆旋转过程中浇上去的光刻胶液体，类似制作传统胶片的那种。晶圆旋转可以让光刻胶铺的非常薄、非常平。
光刻：光刻胶层随后透过掩模(Mask)被曝光在紫外线(UV)之下，变得可溶，期间发生的化学反应类似按下机械相机快门那一刻胶片的变化。掩模上印着预先设计好的电路图案，紫外线透过它照在光刻胶层上，就会形成
微处理器
的每一层电路图案。一般来说，在晶圆上得到的电路图案是掩模上图案的四分之一。
光刻：由此进入50-200纳米尺寸的晶体管级别。一块晶圆上可以切割出数百个处理器，不过从这里开始把视野缩小到其中一个上，展示如何制作晶体管等部件。晶体管相当于开关，控制着电流的方向。现在的晶体管已经如此之小，一个针头上就能放下大约3000万个。
溶解光刻胶：光刻过程中曝光在紫外线下的光刻胶被溶解掉，清除后留下的图案和掩模上的一致。
蚀刻：使用化学物质溶解掉暴露出来的晶圆部分，而剩下的光刻胶保护着不应该蚀刻的部分。
清除光刻胶：蚀刻完成后，光刻胶的使命宣告完成，全部清除后就可以看到设计好的电路图案。
第四阶段合影
光刻胶：再次浇上光刻胶(蓝色部分)，然后光刻，并洗掉曝光的部分，剩下的光刻胶还是用来保护不会离子注入的那部分材料。
离子注入(Ion Implantation)：在真空系统中，用经过加速的、要掺杂的原子的离子照射(注入)固体材料，从而在被注入的区域形成特殊的注入层，并改变这些区域的硅的导电性。经过电场加速后，注入的离子流的速度可以超过30万千米每小时。
清除光刻胶：离子注入完成后，光刻胶也被清除，而注入区域(绿色部分)也已掺杂，注入了不同的原子。注意这时候的绿色和之前已经有所不同。
第五阶段合影
晶体管就绪：至此，晶体管已经基本完成。在绝缘材(品红色)上蚀刻出三个孔洞，并填充铜，以便和其它晶体管互连。
电镀：在晶圆上电镀一层硫酸铜，将铜离子沉淀到晶体管上。铜离子会从正极(阳极)走向负极(阴极)。
铜层：电镀完成后，铜离子沉积在晶圆表面，形成一个薄薄的铜层。
第六阶段合影
抛光：将多余的铜抛光掉，也就是磨光晶圆表面。
金属层：晶体管级别，六个晶体管的组合，大约500纳米。在不同晶体管之间形成复合互连金属层，具体布局取决于相应处理器所需要的不同功能性。芯片表面看起来异常平滑，但事实上可能包含20多层复杂的电路，放大之后可以看到极其复杂的电路网络，形如未来派的多层高速公路系统。
第七阶段合影
晶圆测试：内核级别，大约10毫米/0.5英寸。图中是晶圆的局部，正在接受第一次功能性测试，使用参考电路图案和每一块芯片进行对比。
晶圆切片(Slicing)：晶圆级别，300毫米/12英寸。将晶圆切割成块，每一块就是一个处理器的内核(Die)。
丢弃瑕疵内核：晶圆级别。测试过程中发现的有瑕疵的内核被抛弃，留下完好的准备进入下一步。
单个内核：内核级别。从晶圆上切割下来的单个内核，这里展示的是Core i7的核心。
封装：封装级别，20毫米/1英寸。衬底(基片)、内核、散热片堆叠在一起，就形成了我们看到的处理器的样子。衬底(绿色)相当于一个底座，并为处理器内核提供电气与机械界面，便于与PC系统的其它部分交互。散热片(银色)就是负责内核散热的了。
处理器：至此就得到完整的处理器了(这里是一颗Core i7)。这种在世界上最干净的房间里制造出来的最复杂的产品实际上是经过数百个步骤得来的，这里只是展示了其中的一些关键步骤。
第九阶段合影
等级测试：最后一次测试，可以鉴别出每一颗处理器的关键特性，比如最高频率、功耗、发热量等，并决定处理器的等级，比如适合做成最高端的Core i7-975 Extreme，还是低端型号Core i7-920。
装箱：根据等级测试结果将同样级别的处理器放在一起装运。
零售包装：制造、测试完毕的处理器要么批量交付给OEM厂商，要么放在包装盒里进入零售市场。这里还是以Core i7为例。
第十阶段合影
看完处理器的制造全过程，你是不是对
集成电路
非常感兴趣了呢？下面芯师爷就简单介绍一下集成电路吧！
1、
集成电路的定义
将计算机主机打开以后可以看到主机板，将主机板放大，可以看到许多长得很像蜈蚣的集成电路焊在印刷
电路板
上，到底集成电路是什么呢？
将电的主动组件(二极管、晶体管)与电的被动组件(电阻、电容、电感)缩小后，制作在硅晶圆或砷化镓晶圆上，称为集成电路(IC：Integrated Circuit)，如果将集成电路的外壳打开(集成电路的外壳就是所谓的封装Package)，看到一小块正方形的
硅芯片
或砷化镓芯片，称为芯片(Chip)或晶粒(Die)，电的主动组件与被动组件缩小后就是制作在这一小块正方形的芯片上。
可以想象一下，将电的主动组件与被动组件缩小后制作在这一小块正方形的芯片上，是不是好像将一栋大楼盖在地球表面上一样？所以集成电路制造其实与盖大楼的道理是一样的，它们的差别只在于：集成电路是按图缩小，而盖大楼是按图放大。
▲计算机的组成要素
2、
集成电路的最小单位
集成电路的最小单位是晶体管(主动元器件)，再配合一些被动元器件组成，如果将芯片用显微镜放大以后，可以看到许多微小的晶体管与被动元器件，如上图(d)所示，晶体管(主动元器件)与被动元器件排列组合以后可以形成不同功能的集成电路。
集成电路依照不同的功能又可以使用硅晶圆(Si wafer)或砷化镓(GaAs wafer)晶圆来制作。
·以硅晶圆制作集成电路：主动元器件以CMOS为主，被动元器件则以电阻与电容为主，如果是低频数字IC则是由CMOS所组成，某些内存可能会使用电容(例如DRAM)；如果是低频模拟IC，则除了CMOS以外，可能含有电阻、电容或电感。
·
以砷化镓晶圆制作集成电路：主动组件以BJT或HBT为主，被动组件则以电阻、电容或电感为主，砷化镓的产品是以高频模拟IC为主。
·
由硅晶圆所制作之集成电路的最小组成单位是CMOS，再加上一些被动组件(电阻、电容、电感)。
·
由砷化镓晶圆所制作之集成电路的最小组成单位是BJT或HBT，再加上一些被动组件(电阻、电容、电感)。
在所有的集成电路(IC)中，主动元器件是主角，所以往后我们将只讨论主动元器件的CMOS或BJT、HBT，而忽略被动元器件。
3、
集成电路的制作流程
集成电路的发展：集成电路在过去五十多年内已经发展成一个上、中、下游完整的产业链，专业的分工方式使其成为近代最成功而耀眼的产业，集成电路的制作流程包含IC设计、IC光罩(光刻掩膜版)与制造、IC封装与测试三大部分，到底集成电路的上、中、下游产业之间是如何分工合作的呢？
▲集成电路产业分类
·
IC设计产业：属于上游产业，是目前中国大陆与台湾半导体产业发展最迅速也最具潜力的，例如：专门设计数字集成电路(Digital IC)的联发科技(MTK)、海思半导体与晨星半导体(MStar)等公司；与专门设计模拟集成电路(Analog IC)的立锜科技(Richtek)、模拟科技(AAtech)等公司。
·
IC光罩（光刻掩膜版）与制造产业：属于中游产业，其中IC光罩产业有专门制作光罩的公司，例如：台湾光罩、翔准先进等公司专门为晶圆厂生产光罩，也有的晶圆厂自行生产光罩，例如：台积电具有光罩生产部门专门制作光罩，联华电子则不自行生产光罩，而是委托台湾光罩公司代为生产光罩；IC制造产业有专门晶圆代工的晶圆厂，例如：台积电(TSMC)、联华电子(UMC)与中芯半导体（SMIC）等公司，也有专门生产自有产品的晶圆厂（IDM：Integrated Device Manufacture），例如：英特尔、三星等公司。
·
IC封装与测试产业：属于下游产业，晶圆厂生产好的晶圆通常会交由封装与测试厂进行测试与封装的工作，例如：日月光、矽品、华泰等公司。
4、
芯片设计
集成电路(IC)制作的第一步就是要先画设计图，芯片设计的目的主要在规划芯片各区域的功能。例如：中央处理器(CPU)必须拥有算术逻辑运算单元、浮点运算单元、缓存器与内存单元、数据传输通道等部分，由于硅芯片的最小组成单位CMOS非常微小，所以直接以肉眼无法分辨出来，其实就是一大堆CMOS排列组合在硅芯片上而已。
▲中央处理器芯片构造
5、
集成电路的制造流程
画IC设计图：制作芯片的第一步要先画IC设计图，在制作芯片之前必须先规划好将不同的功能单元制作在那个区域，绘制成IC设计图之后再送进晶圆代工厂，让制程工程师按图施工。
光罩（光刻掩膜版）制作：将IC设计图上的图形经过第一次缩小，以电子束刻在石英片上，由于电子束的直径大约1μm(微米)，所以使用电子束刻在石英片上的图形线宽大约1
μ
m，依照IC设计图的规划将不同功能单元的图形刻在不同的区域，即形成光罩(Mask)，至于光罩上的图形其实就是CMOS的图形。
芯片制造(营造厂盖房子)：将光罩放入曝光机内，进行第二次缩小到大约十分之一，将光罩放在曝光机中的光学系统(透镜组)上方，再以紫外光激光照射，紫外光经过透镜组将光罩上的图形(线宽大约1
μ
m)缩小十分之一后投射到硅晶圆上(线宽大约0.1
μ
m)，称为图形转移，由于制程技术的进步，目前可以缩小到0.13
μ
m、90nm、65nm、45nm、22nm甚至7nm等，光罩上的图形转移到硅晶圆以后还要经过高温氧化、掺杂技术、蚀刻技术与薄膜成长等化学或物理程序，才能完成芯片的制造工作。
芯片封装与测试(监工单位验收)：将制作好的芯片进行点收测试，检验芯片是否可以正常工作，以确定每片晶圆之可靠度与良率，最后再以塑料或陶瓷外壳包装芯片，以保护芯片在工作时不受外界的水气、灰尘、静电等影响。集成电路制作的最后一步要将制作好的芯片进行点收测试与封装；就好像盖大楼的最后一步要将盖好的大楼交由监工单位验收。
▲集成电路的制造流程
集成电路的制作和盖大楼最大的不同在于，集成电路是按照设计图“缩小”，而盖大楼是按照设计图“放大”，这样的缩小在生活中最常使用在照像的时候，照像机可以将摩天大楼缩小到一张小小的底片上，就是由于照像机的“镜头”具有聚光的功能，可以将很大的物体汇聚成很小的影像，再投射在底片上。上面所提到的“透镜组”就好像是“照像机的镜头”一样，而“光罩”就好像是“照像机所拍摄的景物”一样。
6、
集成电路产业的分类
集成电路产业依照不同的设计与生产性质，又可以分成专业代工厂(Foundry)、与整合组件制造商(IDM)，分别有不同的产业技术能力与重要性，要了解集成电路产业的特性，就必须先了解集成电路产业的分类，以下分别讨论这两种不同厂商的特性。
专业代工厂(Foundry)：制造商依照客户需求，为客户代工生产符合客户要求的产品，之后挂上客户的商标品牌，由客户自行销售。例如：台湾的台积电、联华电子、新加坡的特许、大陆的中芯等半导体公司。一般IC设计公司会下单给专业工代厂，是基于节省生产成本和部份管销费用成本为主要考虑，特别是集成电路(IC)的圆晶厂，投资金额动辄上百亿，并非一般的IC设计公司可以负担得起，因此交由专业代工厂可以节省许多制造研发的成本，转而进行设计研发的工作。
