2024 Symposium on VLSI Technology and Circuits
即将于
6
月
16-20
日在美国夏威夷开幕。会议汇集了世界各地行业和学术界的工程师和科学家，讨论超大规模集成电路制造和设计中的挑战。
VLSI2024
基于
DX
（数字变换）和生成
AI
（人工智能）的高涨增加了半导体的重要性，提出
“
用效率和智能架起数字和物理世界
”
的主题。
根据会议安排，
6
月
20
日，美国商务部
Chips R&D
的
Greg Yeric
将发表题为《
CHIPS
法案及其对全球半导体生态系统的影响》的演讲。
一、
VLSI 2024
接收论文情况
VLSI 2024
接收常规论文投稿
897
篇，包括中国大陆
237
篇，韩国
187
篇，美洲
167
篇，欧洲
106
篇，中国台湾
103
篇，日本
42
篇，新加坡
39
篇，印度
9
篇，其他国家合计
7
篇；创下
VLSI
举办以来的论文投稿接收数量的纪录。
具体来看，
VLSI
技术会议接收论文
355
篇，其中学术界
250
篇，工业界
105
篇；以投稿区域来看，中国大陆
89
篇，韩国
70
篇，日本
20
篇。
VLSI
电路会议接收论文
542
篇，其中学术界占比
82%
，而工业界从
10
年前的
30%
首次下滑至
20%
以下，仅仅
18%
；以投稿区域来看，中国大陆投稿
148
篇（中国内地投稿
135
篇，港澳投稿
13
篇）；韩国投
117
篇；日本投稿
22
篇。从领域投稿数量来看，几乎所有领域的投稿数都增加了，其中包括
AI
技术在内的处理器领域最多为
151
件。
在论文截稿日期后，大会还收到了
18
篇
Late
News
，
VLSI
技术组有
11
篇，
VLSI
电路组有
7
篇。
二、
VLSI 2024
录用论文情况
VLSI
技术组录用常规论文
94
篇，录用率
26.5%
；
VLSI
电路组录用常规论文
138
篇，录用率
25.5%
。
VLSI 2024
共录用常规论文
232
篇，整体通过率为
25.86%
。本次会议
VLSI
技术组录用
Late News论文1
篇，来自
SK
海力士；
VLSI
电路组录用
Late News论文1
篇，来自东京工业大学。本次会议共录用
234
篇，有
1
篇取消，实际
233
篇。
VLSI
技术组录用常规论文
94
篇，从区域来看，韩国
24
篇，中国大陆
22
篇，欧洲
14
篇，台湾和日本各
10
篇，新加坡
5
篇。
VLSI
电路会议录用常规论文
138
篇，包括中国大陆录用
28
篇（中国内地录用
26
篇；港澳录用
2
篇）；韩国录用
30
篇；日本录用
7
篇。
VLSI
技术和电路会议录用论文从区域来看，韩国录用
53
篇，排名第一；美国
51
篇排名第二；中国大陆（包括内地、香港、澳门）共录用
36
篇，排名第三；中国台湾妙用
6
篇，排名第四；日本录用
18
篇排名第五；比利时录用
15
篇，新加坡录用
8
篇，法国录用
6
篇，荷兰和瑞士各录用
5
篇，意大利录用
4
篇，英国录用
2
篇，奥地利、爱尔兰、加拿大各录用
1
篇。
录用率方面，日本为
41.9%
，高居第一；美国
31.7%
，排名第二；韩国为
28.3%
，排名第三。
同时大会邀请了
12
篇论文，分别是佐治亚理工
3
篇，台积电
2
篇，三星、
SK
海力、三菱、联发科、旺宏、
AMD
、新思
(Synopsys)
各
1
篇。
根据对第一作者所在单位的统计（不包括特邀报告），三星以录用
23
篇居首，韩国
KAIST
以录用
17
篇排名第二，
imec
以录用
15
篇居第三，英特尔以录用
12
篇排名第四，台湾阳明交通大学以录用
11
篇排名第五。
从产业界来看，根据对第一作者所在单位的统计，共有
23
家公司
79
篇，前五名是韩国三星
23
篇，英特尔
12
篇，台积电
9
篇，
Marvell
有
5
篇，
SK
海力士
4
篇。
从高校来看，根据对第一作者所在单位的统计，共有
47
所高校
130
篇，韩国
KAIST
以
17
篇排名第一，台湾阳明交通大学以
11
篇排名第二，新加坡国立大学和清华大学以
8
篇并列第三，斯坦福大学以
6
篇排名第五。
从研究机构来看，根据对第一作者所在单位的统计，共有
5
家机构
24
篇，
imec
以
15
篇居第一；中科院微电子所
4
篇排名第二；法国
CEA Leti
有
3
篇，
Ayar Labs
和台湾
ITRI
各有
1
篇。
三、
VLSI 2024
中国论文入选情况
中国（包括内地、香港、澳门、台湾）共录用
62
篇，其中中国内地
33
篇，中国香港
2
篇，中国澳门
1
篇，中国台湾
26
篇。
中国（包括内地、香港、澳门、台湾）整体论文接收率为
18.2%
；中国大陆
15.2%
，较去年的
13.8%
提升了
1.4
个百分占；中国台湾
25.2%
。
中国内地
33
篇中，除
1
篇来自工业界的万高科技，其他
32
篇来自学术界：
北京大学
3篇，2篇来自黄如院士大团队，1篇来自盖伟新教授课题组；
电子科技大学
1
篇来自周军教授团队；
复旦大学
5
篇，
2
篇来自刘明院士团队，
2
篇来自徐佳伟教授团队，
1
篇来自徐鸿涛教授团队；
广东工业大学
1
篇来自郭春炳教授团队；
华东师范大学
1
篇来自成岩教授团队；
南方科技大学
3
篇，
2
篇来自潘权教授团队，
1
篇来自龙林扬教授团队；
南京大学
1
篇来自邱浩教授团队；
清华大学
8
篇，
4
篇来自尹首一教授
-
胡杨教授团队；
2
篇来自钱鹤教授
-
吴华强教授团队；
1
篇来自刘勇攀教授团队；
1
篇来自池保勇教授团队；
深圳大学
1
篇来自赵晓锦教授团队；
西安电子科技大学
2
篇，
1
篇来自郝跃院士团队张进成教授课题组，
1
篇来自朱樟明教授团队；
浙江大学
1
篇来自赵博教授团队；
中国科技大学
1
篇来自石媛媛教授课题组；
中国科学院微电子所
4
篇，有
3
篇来自刘明院士团队，
1
篇来自李博研究员课题组；
澳门大学
1
篇来自麦沛然教授团队；
香港科技大学
2
篇，
1
篇来自俞捷教授团队，
1
篇来自黄智强教授团队。
2024
年有四家机构首次入选论文，分别是广东工业大学、万高科技、深圳大学、南京大学。
中国台湾
26
篇中，台湾阳明交通大学有
11
篇，台积电有
7
篇，台湾大学
3
篇，台湾清华大学和旺宏各有
2
篇，台湾
ITRI
各
1
篇。另外中国台湾有
4
篇特邀报告，分别是台积电
2
篇，联发科和旺宏各
1
篇。
四、
VLSI2024
看点
1
、先进
CMOS
技术
1.1
英特尔发布
Intel 3
晶体管技术
T1-1
An Intel 3 Advanced FinFETPlatform Technology for High Performance
Computing and SOC Product Applications
英特尔将推出优化
FinFET
工艺平台
Intel3
，与
Intel4
相比面积缩小
10%
，同时通过晶体管性能改善、布线工艺优化、设计制造协调优化，实现
15%
的性能提高和可靠性改善。
1.2
三星发布三维叠层晶体管技术
T1-2
Highly Manufacturable Self-Aligned Direct Backside Contact (SA-DBC) and
Backside Gate Contact (BGC) for 3-Dimensional Stacked FET at 48nm Gate Pitch
三星电子将推出具有自对准直接背面触点和背面栅极触点的三维层叠晶体管。该技术实现了栅极间距
48nm
，成功确立了完全的三维叠层制造流程的
N/P
晶体管的阈值电压调整、垂直公共触点的
N/P
连接等三维叠层晶体管所需的技术，据此可以进行
1nm
以下的缩放。
1.3
台积电
/
台湾阳明交通大学发布
MoS2
沟道材料晶体管定标技术
T1.4
On the Extreme Scaling of Transistors with Monolayer MoS2Channel
