ADL149《RISC-V前沿技术》开启报名

包云岗

中国科学院计算技术研究所

讲者简介：包云岗，中国科学院计算技术研究所副所长、研究员，中国科学院大学计算机学院副院长，担任中国开放指令生态（RISC-V）联盟秘书长、RISC-V国际基金会理事、中国计算机学会CCF开源发展委员会副主任、北京开源芯片研究院首席科学家。近年来带领团队在国内率先开展了一系列开源芯片实践，包括 “一生一芯”计划、开源高性能RISC-V处理器“香山”项目等，入选2022年度计算机体系结构领域全球十二大亮点成果 （IEEE MICRO Top Picks） 。发表70余篇学术论文，曾获“CCF-IEEE CS”青年科学家奖、国家高层次人才领军计划、共青团中央“全国向上向善好青年”等荣誉称号。

报告题目：RISC-V指令集架构与“香山”开源处理器实践

报告摘要：RISC-V自2010年诞生以来，得到全世界的广泛关注与积极投入，并于2023年入选《MIT技术评论》评选的“十大突破性技术”。RISC-V为何得到全世界的支持？在技术上有何特色？目前技术发展现状如何？……本讲座将介绍RISC-V的技术特征以及全球发展现状，并着重介绍开源高性能RISC-V处理器核“香山”的具体实践，包括微架构设计、敏捷开发方法与工具、学术研究等。

梁云

北京大学

讲者简介：梁云，北京大学长聘教授，博雅特聘教授。获国家自然科学基金委杰出青年基金，北京市智源学者、IEEE-CCF青年科学家, ACM 杰出科学家。主要研究方向为集成电路设计自动化EDA、软硬件协同设计、计算机体系结构，在相关领域的国际顶级会议和期刊DAC、ISCA、MICRO、ICCAD、FPGA等发表论文100余篇, 担任ACM核心期刊TECS和TRETS的副主编，同时也是MICRO, DAC, FPGA 等会议的技术委员会委员。

报告题目：访存优化驱动的敏捷芯片仿真

报告摘要：近年来，基于RISC-V的芯片设计正在迅速增长，也对其生态提出了更高的要求。基于RISC-V的设计需要借助验证和调试来确保其功能的正确性。主流的寄存器传输级RTL仿真技术包括全周期和事件驱动的仿真技术。其中，全周期RTL仿真，将RTL建模为有向非循环计算图并在每个模拟周期中遍历该图。本课题组提出访存优化驱动的敏捷芯片仿真技术，通过利用连续时钟周期的访存局部性，减低访存开销，提升访存效率。

武延军

中国科学院软件研究所

讲者简介：武延军，中国科学院软件研究所副所长、总工程师，核心特聘研究员、博士生导师。中国计算机学会杰出会员，系统软件专委会执行委员、开源发展委员会执行委员。主持多项国家级重大科研项目，在国内外重要期刊和会议上发表论文100余篇，获得专利30余项。入选北京市科技新星、中国科学院青促会优秀会员、国家级领军人才计划等。担任《智能计算》编委，开放原子基金会开源安全委员会主席，OpenHarmony项目技术指导委员会委员，openEuler项目委员会常务委员，中电标协RISC-V工委会（RVEI）当值会长。曾担任2021年RISC-V中国峰会程序委员会主席，2023年中国峰会大会主席。近年来带领团队致力于发展RISC-V基础软件生态，在多个上游开源社区开展广泛贡献，团队成员担任RISC-V国际基金会（RVI）多项重要社区职位，获得RVI颁发的社区贡献者奖、技术领导者奖、社区领导者奖等多个奖项，同时开创了openEuler和OpenHarmony的RISC-V分支和兴趣组，推动RISC-V在国内外开源社区的发展。当前主要研究兴趣是围绕RISC-V指令集对开源基础软件栈的重构。

报告题目：RISC-V基础软件：从移植适配到原生重构

报告摘要：基础软件与指令集密切相关，特别是编译器、操作系统、基础C库等，指令集规范是其架构设计与核心代码实现的基本依据。随着RISC-V开放指令集的崛起，越来越多的开源软件开始向RISC-V指令集移植适配。中国科学院从2019年起在先导专项的支持下开展了大量此类工作，与国内其他机构一道为RISC-V新生态的发展做出了贡献。然而，单纯的移植适配并不能体现RISC-V开放指令集的优势，以及成为指令集国际标准的初衷。为此，我们推出“RISC-V平行宇宙计划RISC-Verse”，开始探索对核心基础软件栈的大规模原生重构，把RISC-V作为内核、C库等支持的默认指令集，把基础软件对微架构的特定支持细节进行抽象剥离，更为彻底的实现软件与硬件的解耦，并为未来全域异构算力高效调度奠定技术基础。最后，也将展望RISC-V与大模型为操作系统带来的结构性变革机遇，以及可能的创新方向。

王伟

中国科学院软件所

讲者简介：王伟，中国科学院软件所软件工程技术研究开发中心副主任、核心特聘研究员、博士生导师，中国科学院大学岗位教授。中国计算机学会高级会员、系统软件专委会执行委员、智能汽车分会执行委员。主要研究方向为分布式系统软件与软件工程，先后承担国家重点研发计划、国家自然科学基金、国家863计划、工信部电子发展基金、中国科学院先导A类专项、华为HIRP、阿里AIR等课题任务，在国内外重要期刊和会议发表论文70余篇，获专利授权20余项、转让7项。成果转化到我国信息技术领域头部企业以及国产基础软件骨干企业，在重要领域批量应用，参与制定多项国标、行标、团标，获国家级奖励1项、省部级奖励3项。入选中国科学院青年创新促进会优秀会员、中国科学院青年交叉团队等。近期主要围绕RISC-V基础软件迁移技术开展研究，团队研制形成一套面向RISC-V软件迁移适配需求的软件研发效能提升工具，赋能RISC-V生态发展，获2023年度中国开放指令生态（RISC-V）联盟生态贡献奖。

报告题目：面向RISC-V的基础软件迁移与测试技术探索

报告摘要：构建完整的RISC-V基础软件体系是其能够得到用户、开发者、厂商、社区广泛支持，在众多指令集架构中脱颖而出，长期稳定发展的关键。将现有基础软件的源代码迁移到RISC-V是加快构建RISC-V生态的重要途径，但存在两点挑战：1）操作系统等基础软件源代码生态体量巨大；2）部分软件的迁移涉及硬件架构知识，门槛高。为了应对上述挑战，我们开展了一系列研究工作：系统分析了跨架构的软件源代码迁移问题，确定了架构相关代码类型分析和定位、汇编代码转换、内置函数转换、软件打包适配、构建错误分析、符合性和性能分析等源代码迁移的重点和难点问题；进一步，针对上述问题，综合考虑了模型驱动和数据驱动等技术途径，特别是当前关注度极高的大模型路线，研制开发了一系列自动/半自动化的辅助迁移与测试技术和工具，以期能够降低迁移代价，提高迁移效率。本报告将具体介绍上述工作的进展情况。

侯锐

中国科学院信息工程研究所

讲者简介：侯锐，中国科学院信息工程研究所研究员，网络空间安全防御重点实验室主任（前身是信息安全国家重点实验室），获国家杰青、优青项目资助。长期从事处理器芯片架构、芯片安全等方面的研究工作。

报告题目：处理器芯片安全

报告摘要：处理器芯片漏洞具备影响范围大、危害程度强、修复代价高的特点。尤其是近年来，层出不穷的处理器芯片安全漏洞揭示了处理器设计的经典原则、核心方法均存在安全风险。工业界和学术界对此都予以高度关注。本次报告将简要介绍国际上的主流工作，分享我们在通用处理器安全体系结构、安全微体系结构方面开展的系列工作，并探讨基于RISC-V生态的芯片安全发展趋势。

Trevor E. Carlson

新加坡国立大学

讲者简介：Trevor E. Carlson’s research interests include a number of areas of computer architecture including performance modeling, fast and scalable simulation methodologies, highly-efficient microarchitectures, secure processor design and efficient accelerator design. During his PhD, in collaboration with the Intel ExaScience Lab, he co-developed the Sniper Multi-core Simulator which is being used by hundreds of researchers to evaluate the performance and power-efficiency of next generation systems which continues to be used to explore next-generation processor design. His processor and security works have been selected to appear in top computer architecture, security and design automation conferences (such as ASPLOS, DAC, ICCAD, ISCA, HPCA, MICRO, MICRO Top Picks, and USENIX Security). He is currently working to standardize and help to deploy the Capstone (USENIX Security 2023) work to allow for a new class of flexible, high-performance and trustless memory protection mechanisms.  He has recently been awarded Amazon, Intel and VMWare Research Awards, and his work has received six Best Paper Awards or Best Paper Nominations in conferences such as the International Symposium on Microarchitecture (MICRO) and the International Symposium on Performance Analysis of Systems and Software (ISPASS).

报告题目：Building Better Hardware with Fast, Heterogenous Simulation Methodologies

报告摘要：The future of processing is diverse. Modern processing systems are complex, heterogeneous systems, that include both CPUs as well as a diverse set of accelerators including GPUs. Researchers would like to build new systems that can continue to achieve higher performance and efficiency, but this can be difficult when simulating these systems is time consuming and complex. New methodologies are needed to address the complexity of today’s systems. In this talk, we will discuss performance modeling, microarchitecture optimization and sampled simulation of modern hardware systems. The highlight of the talk with be the discussion of two of our new simulator methodologies, Photon and Pac-Sim, that target GPUs and CPUs, respectively, and allow for the fast simulation and workload understanding without the need for upfront workload analysis.