为是科技CEO刘运渠：算力网卡技术与未来DPU架构｜公开课预告

作为AGI时代重要的基础设施，智算集群能够为大模型的海量数据处理、复杂算法执行提供强大的算力支持。

众所周知，在大模型的训练或推理过程中，通常需要同时执行多个任务与算法。为了加快大模型计算效率，开发者会结合大模型的特点，制定多种并行计算优化策略，比如数据并行、模型并行、张量并行、流水线并行，甚至混合并行等。不过，这些并行计算策略在加快大模型计算效率的同时，也给智算集群带来进一步的挑战，比如不同计算节点间的通信延迟、数据一致性问题等。

为解决上述问题，为是科技推出基于自研容损RDMA技术打造的算力网卡，能够在现有网络环境下，通过只更换网卡，即可完成RDMA端到端对TCP协议的替换。同时在有损网络环境下，使RDMA的传输速率保持在几乎满载的状态。通过算力网卡，能够更有效地管理智算集群不同计算节点间的通信，确保数据的快速同步和一致性。

7月8日19:30 ， 「智猩猩DPU与智能网卡技术公开课」第10期 将开讲，由 为是科技创始人兼CEO刘运渠 主讲，主题为《 算力网卡技术与未来DPU架构 》。

此次公开课，刘运渠首先会从分布式CPU集群与异构集群两个维度，分享计算集群的技术演进，之后他将着重介绍为是科技基于容损RDMA打造的算力网卡技术创新与验证实践，以及目前DPU面临的挑战和未来架构演变方向。最后，刘运渠将对计算集群中的并行计算特点、挑战和发展趋势发表自己的独特见解。

对此次公开课感兴趣的朋友，可以扫描下方二维码添加小助手奇普进行报名。已经添加奇普的老朋友，可以给奇普私信，发送“ DPU10 ”即可报名。我们会为报名成功的朋友推送直播链接。

同时，本次公开课也组建了交流群，直播开始前会邀请相关朋友入群交流。