日本的2nm雄心

36氪出海 · 公众号 · · 2021-03-27 10:30

正文

- Mar. 27, 2021 -

在半导体领域，日本人不甘落后。

近日，日本官方宣布将出资420亿日元，联合日本头部半导体厂商共同开发 2nm 先进制程工艺。此外，日本半导体厂商还将与台积电等国际领先厂商建立合作关系，寻求收复在全球半导体竞赛中的“失地”。

日本的野心绝不是空穴来风，厚积薄发的底气让其半导体领域的复兴指日可待。 36氪出海今日推荐的这篇文章，将为您解析这位曾经的半导体老大将如何以 2nm 工艺作为发力点，重夺半导体供应链关键地位。

谈到日本的半导体行业，大部分人行业人士都对他们的优劣势有充足的了解。

优势方面，他们的半导体设备、材料、被动元件、射频乃至功率器件都在全球名列前茅。例如在当前热门的第三代半导体，5G 射频和 EUV 光刻胶方面，他们都有着其他竞争对手所不具备的优势。如果谈到劣势，那就更加为大家所熟知。虽然日本厂商能从上游卡住很多企业，但众所周知的是，在过去三十多年发展起来的 Fabless、Foundry 和 OSAT 这三个方面，日本几无建树。

在过去，半导体全球供应链还处于和平相处的时候，这并没有什么问题。日本凭借其上游供应优势，也能在半导体复杂的供应链卡住重要位置。但进入最近两年，日韩之间的地缘政治事件频发，严重影响了曾经的半导体供应链的正常运行，这就驱使各国开始了半导体自主可控的探索。作为曾经的半导体行业老大，日本当然也不例外。

从最近他们的动作看来，2nm 工艺似乎会将是他们的一个发力点。

2nm 的明争暗斗

虽然曾经有不少人对于晶体管的继续微缩有疑问，但因为苹果、AMD 英伟达、AI 芯片和高性能计算芯片开发商等厂商对新工艺有极迫切的需求。这就推动三星和台积电踊跃投入其中。

首先看台积电方面，去年媒体的报道显示，公司在在 2nm 制程工艺方面取得了重大突破，并将于2023年下半年进行小规模试产，2024年可大规模量产。从相关报道可以看到，台积电在 2nm 工艺上将放弃延续多年的 FinFET（鳍式场效应晶体管），转向新的多桥通道场效应晶体管（MBCFET）架构，解决FinFET持续微缩带来的漏电问题。这正是三星在 3nm 上采取的方法。

据三星方面介绍，与 7nmLPP 制程技术相较，公司的 3GAE 制程技术可在同样功耗下可使性能提高30%，或同样频率下能让功耗降低50%，而整体电晶体密度最高则可提高80%。在 ISSCC 上，三星还介绍了其首个使用 MBCFET 技术的SRAM 芯片，据透露，这个256Gb 芯片面积仅为 56mm²。他们进一步指出，与现有芯片相较，使用MBCFET 技术的写入电压降低 230mV。据预计，他们 3 nm的 MBCFET 制程会在2022年投产。相信这也将延续到他们的 2nm 制程上。

除了这两家晶圆代工巨头，欧盟也打起了 2nm 的主意。

在今年三月，欧盟委员会正式发布《2030 Digital Compass》规划书，为当地未来10年的半导体产业发展提出了最新目标。欧盟方面表示，欧洲在整个半导体市场中仅占10％的市场份额，这远低于其经济地位。此外，Covid-19 和地缘政治紧张局势使人们担心欧洲关键技术的对外依赖。

欧盟方面指出，他们拥有减少依赖所需要的一切技术。如 ASML、Zeiss、Thermo Fisher、Applied Materials、Nova 和 KLA 等企业，ARCNL，imec，PTB， TNO 和 TU/e 等研究所以及 IBS、Recif、Reden 和 Unity 等机构能为其提供多方面支持。因此欧盟想要制定雄心勃勃的计划，从芯片设计到向 2nm 节点发展的先进制造，以求差异化并引领我们最重要的价值链。欧盟方面进一步强调，需要加强欧洲开发下一代处理器和半导体的能力。为高速连接，自动驾驶汽车，航空航天与国防，健康和农业食品，人工智能，数据中心，集成光子学，超级计算和量子计算等行业和应用提供最佳性能的芯片。

作为一个拥有多方面领先优势的国家，日本也蠢蠢欲动。

日本的不甘人后

其实在去年五月，就有外媒报道日本政府正在寻求吸引国外优秀的芯片制造商能赴日本建立圆晶工厂，以促进日本在半导体行业的发展。但后来的台积电决定了去美国建厂，这就从某种程度宣告了他们的计划落空。但日本并不甘心，转而拉拢台积电去当地建设封装厂。

媒体在今年一月的报道也指出，台积电将与日本经济产业省成立合资公司，在东京设立先进封测厂。而根据《日刊工业新闻》报导，台积电是要在日本茨城县筑波市新设技术研发中心，研发中心包括晶圆制程及 3D 封装。从过往的报道看来，日本的这个决定也是有其背后的考量的。

因为晶体管微缩受限，过去多年在业界就存在一个观点，那就是借用先进封装可以继续推进芯片性能的提升。而台积电在去年九月更是推出了其 3D Fabric 平台，将 SoIC、CoWoS、InFO 等技术家族囊入其中，能串联高频宽存储、异构整合和 3D 堆叠，以提升系统能耗，并缩小面积。台积电研发副总余振华也以 TSMC 的 SoIC 技术为例，讲述他们这个平台的优势。他指出，这个技术可将低温多层存储堆叠在逻辑芯片上，帮助延伸摩尔定律。而公司现在已成功将4层、8层与12层低温多层记忆体堆叠在逻辑芯片上，其中12层总厚度更是低于600微米，这让公司在未来可以实现堆叠更多层的可能。

虽然日本已经紧抱台积电，为未来发展先进芯片制造做好了一部分准备。但从日前的新闻看来，日本的野心并不止于此。

日经新闻的最新报道指出，日本经济产业省最快在本周内，会召开与日本半导体产业有关的检讨会，除了会探索瑞萨电子工厂火灾对汽车生产的影响，以及汽车业供应链不稳定的隐忧外，日本政府还计划府着眼朝着数字化发展的当前经济，让半导体供应链体质更加强韧，并从经济安全保障等观点，重新拟定中长期的政策。

日经进一步指出，日本政府将提供资金支持、协助日本企业研发 2nm 以后的次世代半导体制造技术。为实现这个目标，他们除了继续保持和台积电、Intel 等半导体大厂进行大范围的意见交换来进行研发外，他们还将与佳能、东电、SCREEN 等本土设备巨头携手，重振日本在先进研发方面的实力。

据报道，这支该获得经产省资金援助的研发团队目标在2020年代中期确立 2nm 以后的次世代半导体的制造技术，并设立测试产线，研发细微电路的加工、洗净等制造技术。

厚积薄发的底气

正如文章开头所说，虽然日本没有先进的晶圆厂，但他们在先进工艺的上游有很重要的布局。以现在炙手可热的 EUV 光刻为例，虽然大家都知道全球目前荷兰公司 ASML 能提供领先的 EUV 光刻机。但在半导体行业观察之前的报道中，我们可以看到日本公司在这个领域多个环节的实力。

首先来看缺陷检测设备，如果作为原始电路板的光掩模中存在缺陷，则半导体的缺陷率将相应增加。最近几年需求增长尤其旺盛的是 EUV 光罩（半导体线路的光掩模版、掩膜版）检验设备，在这个领域，日本的 Lasertec Corp. 是全球唯一的测试机制造商，Lasertec 公司持有全球市场100%的份额。

日本另一个占据100%市场份额的是东京电子的 EUV 涂覆显影设备，该设备用于将特殊的化学液体涂在硅片上作为半导体材料进行显影。1993年东电开始销售 FPD 生产设备涂布机/显影机，2000年交付了1000台涂布机/显影机“ CLEAN TRACK ACT 8”。

在 EUV 光刻胶方面，日本的市场份额更是遥遥领先。据南大光电在今年三月发布的相关报告中披露，如下图所示，全球仅有日本厂商研发出了 EUV 光刻胶，由此可以看到他们在这方面的实力。而欲了解更多日本在 EUV 方面的实力，可以参考半导体行业观察之前的文章《不容忽视的日本EUV实力》。

国际主要厂商在半导体光刻胶产品的产业化进度（source：南大光电）

日本的2nm雄心

正文

2nm 的明争暗斗

日本的不甘人后

厚积薄发的底气

请到「今天看啥」查看全文