相信很多小伙伴在上学的时候学过《数字电子技术》这门专业基础课,而在这里面,有一个非常经典的芯片就是
555定时器
。
今天我给大家分享一个很有其的项目,就是用分立元器件去实现一个比砖头还要大的555定时器芯片。
项目地址:
https://hackaday.io/project/182863-giant-555-timer
如果从头开始制作电路,尤其是使用分立部件。就能深入了解 555 定时器芯片的每一部分以及 IC 的工作原理,进而对数字电路理解更加透彻。
预备知识
我们先看一下DIP-8封装的555芯片,它外观是这样的,如下图所示;
Signetics NE555N
除了注重外表,我们还得看一下内部的情况,真实世界下,芯片内部的情况如下所示;
内部结构 1
内部结构 2
整体来说,我看不懂,下面还是直接看一下NE555芯片的内部电路原理图吧。具体如下所示;
内部原理图 1
简单分析一下这个原理图:
内部原理图 2
555 计时器芯片
大型555芯片-1
大型555芯2
因此,为了开始这个项目,我们可以将 555 的电路分成小部分,因为最好将大电路分成几部分,这种模块化的设计,
有助于对简化面包板周围的电路,另外也便于我们进行故障排除。正如前面提到的,可以分为以下几个部分:
-
分压器
-
电压比较器
-
SR 寄存器
-
输出驱动器
-
复位晶体管
-
放电晶体管
分压器
分压器很简单 - 使用 4.7K 电阻器和整个电路的串联二极管保护。
分压器
电压比较器
该项目最有趣的部分是学习和设计 555 IC 内部使用的电压比较器。特别是差分对如何工作,什么是电流转向。
我还在差异中了解了恒流吸收器的重要性。对和使用电流镜来增加差异的增益。
电压比较器
两个电压比较器
SR 寄存器
RS触发器又称SR锁存器,是触发器中最简单的一种,也是各种其他类型触发器的基本组成部分。
两个与非门或或非门的输入端输出端进行交叉耦合或首尾相接,即可构成一个基本RS触发器。
现在的SR触发器,通常由两个晶体管触发器(或非门)与一些额外的输出缓冲器一起使用,以降低
Q
&
~Q
输出的输出阻抗。
原理图
硬件电路
工作状态
输出驱动器
对于输出级,在原来的 555 定时器中有图腾柱配置,这很好,但它有点小故障,性能不太好。所以我使用了旧的推挽级作为 555 IC 的输出缓冲器。
输出驱动器
复位晶体管
使用 PNP BJT 作为复位输入。
复位晶体管
放电晶体管
一个 NPN 达林对,用于对地硬短路,单个 NPN 正在工作,但在 A 稳定模式下有一些问题。
放电晶体管
最终布局
进行连接以匹配真实 555 定时器的引脚配置。
最终整体布局图
下面是整体布局,即使是硬件电路的设计上,也满足了低耦合,高内聚的思想,如下所示;
最终整体布局图
最后加上黑色的盒子,看起来就像一个鞋盒子;
测试环节
最后我们使用一些带有别针标记的鳄鱼夹,以在面包板上对其进行测试。