来源：内容来自DIGITIMES，谢谢。
先进封装技术逐渐成为一种商业模式，而不仅是可有可无的选项，再加上10纳米和7纳米制程遇到布线信号(routing signal)上的瓶颈，以及单一个芯片成本暴涨，先进封装技术已蔚为潮流。
苹果(Apple)iPhone 7采用基于台积电的整合扇出型(InFO)的封装技术，引起媒体广泛的讨论，但实际上封装市场有更多风起云涌的转变。
TechSearch International总裁Jan Vardaman指出，在iPhone 7内部，主要的印刷电路板(PCB)上包含了43种其他晶圆级(wafer-level)封装，照明电缆和耳机上亦有采用此技术。
Vardaman透露，联发科和海思的应用处理器(AP)也将跟进采用先进的封装方式，其他业者如大陆手机厂Oppo和Vivo也已经采用其他更新颖的技术。新的封装技术如雨后春笋般出现，重点均在于多元异质模组整合(heterogeneous integration)，因为主机板空间越来越壅挤，芯片封装必须设法缩小尺寸。
在琳琅满目的新技术中，扇出型晶圆级封装(fan-out wafer-level packaging；FOWLP)运作了近10年之后，现在已成为移动市场的首选。第一代扇出型封装是采用英飞凌(Infineon)的嵌入式晶圆级球闸阵列(eWLB)技术，此为2009年由飞思卡尔(Freescale，现为恩智浦)所推出。
最近艾克尔(Amkor)增加SLIM(silicon-less integrated module)工艺，此技术也有其他不同的分支。
扇出型封装因为无须中介板，成本比2.5D便宜。对于较高端的应用如网路设备和服务器芯片而言，2.5D现在仍是主流，因为中介板比起其他接合物传输讯号更快速，然而，两者之间的效能差异已逐渐缩小。
过去数十年来，IC封装主要采用基于焊线接合(wirebond)的技术来延伸引线，此概念也应用到覆晶封装(Flip chip)。相反地，扇出型封装将多个芯片组合进单一封装中，解决了线路雍塞的问题，同时也有缩小数字逻辑功能的好处。
这些特点对智能手机特别重要，因为手机需要把众多功能放置在很薄的机身上。主动和被动元件组合在同一芯片并且紧密封装一起，形成较短和较快的连结，而且寄生元件使用量也减少。
扇出型并非新概念，不同的是晶圆级封装(WLP)方式。扇出型晶圆级封装让不同的裸晶以类似WLP制程，将裸晶嵌入模塑料或连接在晶圆上，并在下方填充，之后放入使用物理气相沉积法(PVD)的重分布层(RDL)来配置I/O连结，再铺上介电质薄膜做为绝缘体，以及置入铜凸块等支柱。实际的步骤视不同的封装方式而各异，但关键的变量在于成品率和稳定度。
就线路和空间而言，扇出型晶圆级封装被视为是2.5D和有机基板系统封装(SiP)两者之间的中间选项。若干业界消息指出，iPhone在RDL上使安装了三层分别是5-5µm、10-10m 和10-10µm。现在每一层利用5-5µm的高密度版本正被开发当中，新科金朋(STATS ChipPAC)和高通(Qualcomm)则着手开发2-2µm技术。
由于FOWLP小封装技术的特点，大多数应用于移动市场，业者预期市场将更多样化，包括新应用的混搭，以及降低10纳米和7纳米系统单芯片成本的方式。未来FOWLP能否加速推展的关键在于成品率和成本，假使成品率改善且成本下降，FOWLP应用市场将快速扩张。
成本一向是封装技术的重要因素，阻碍2.5D推广的主要障碍就是成本太高，而中介板则是罪魁祸首，也因此部分业者如eSilicon和三星电子(Samsung Electronics)正在研发有机中介板。
封装和设备厂长久以即重视封装，但芯片制造业最近才开始采用，部分原因是因为10纳米和7纳米的热能和物理效应，以及布线和讯号完整性的障碍，乃至于处理这些问题所累积的成本不断上升。
另一方面，由于终端应用市场相当分散，特别是现在有各式各样的装置连结网路，市场需要少量客制化的产品，在此情况下，采用平台的方式格外重要，以便让7纳米逻辑芯片在同一个封装上可与类比芯片搭配，或把多个封装挤在一个电路板上。
【关于转载】：转载仅限全文转载并完整保留文章标题及内容，不得删改、添加内容绕开原创保护，且文章开头必须注明：转自“半导体行业观察icbank”微信公众号。谢谢合作！
【关于投稿】：欢迎半导体精英投稿，一经录用将署名刊登，红包重谢！来稿邮件请在标题标明“投稿”，并在稿件中注明姓名、电话、单位和职务。欢迎添加我的个人微信号MooreRen001或发邮件到 [email protected]
点击阅读原文加入摩尔精英
