还有工程师不知道的吗？人工智能和数据中心互连新技术

扫码注册

分论坛

生成式人工智能对数据、计算和存储资源的巨大需求，以及由此带来了对高性能和高可靠性连接性的需求。本专题我们将会讨论PCIe® 6.x在人工智能服务器平台中的挑战以及如何克服这些挑战，并确保PCIe® 6.x技术在这些平台中的成功应用。与此同时，我们也会介绍COSMOS，一个用于云和人工智能基础设施的诊断和遥测解决方案。

PCIe在新兴的人工智能时代中扮演了至关重要的角色。自2003年（PCI Express）问世以来，PCIe一直被用作CPU与计算机子系统之间的通信协议。由AI和ML推动的计算互连带宽需求正在加速向下一代PCIe（PCIe Gen 6/ PCIe Gen 7）的转变。本专题是德科技专家将会携手PCI-SIG 组织成员Rick Eads带来下一代PCI Express技术发展趋势与测试挑战。

生成式AI和大模型的不断发展，对交换芯片、网络芯片和高速互连网络提出了越来越高的要求：对于远距离传输的光通讯网络，目前已经演进到单波112Gbps，并且快速向单波224Gbps迈进；对于近距离传输，支持单条Lane 112Gbps电信号传输，已经逐渐变成行业的共识。本专题将会对涉及的高速Ethernet(IEEE 802.3ck/df/dj)和Infinband(NDR/XDR)光电标准进行解读，全面介绍是德科技完整的物理层测试解决方案。

随着人工智能（AI）技术的飞速发展，对内存的需求呈现出前所未有的增长，内存技术的革新成为推动AI应用性能提升的关键。本次演讲将深入探讨人工智能领域高带宽内存（HBM）与双数据速率（DDR）内存技术的创新和应用，剖析新内存技术的测量解决方案与挑战。

在人工智能(AI)和虚拟现实(VR)技术飞速发展的今天，对芯片的要求越来越高，芯片要具备低功耗、低时延、高算力等特性。另一方面，晶体管变得越来越难小，工艺愈加接近物理极限，在这种情况下，小芯片就应用而生了。小芯片是一种功能模块化的裸片（Die）封装，这些Die之间使用UCIe(一种开放的行业标准)来相互通信。在本专题中，您将了解晶片高速标准互联的基本原理，包括从一个D2D PHY到另一个D2D PHY的接口通信。此外，您将探索如何使用智能设计平台轻松计算和简化眼图、误码率(BER)、和电压传递函数(VTF)等的分析计算。

01. 112Gbps高速芯片和互连测试解决方案