ACS Nano：2D单晶SexTe1-x纳米片的前驱体限制化学气相沉积，用于p型晶体管和反相器

点击蓝字

关注我们

研究背景

Si基CMOS架构具有功耗低、工作电压范围宽、抗干扰能力强等特点，在当今高性能中央处理器(CPU)芯片中发挥着不可或缺的作用。然而，提高Si晶体管的密度是一项艰巨的挑战，因为它的进一步缩放受到短沟道效应的限制。另一种策略是在后端线(BEOL)工艺中开发多电平电路，新兴的2D材料是有希望的候选者。2D材料表现出原子薄的性质，具有自钝化表面，使其适合多层集成。研究人员已经证明，基于n型和p型2D半导体构建CMOS电路可以促进单片三维集成电路(3D-ICs)的实现。另一方面，与各种具有与Si竞争载流子输运行为的n型半导体相比，如薄膜氧化物(如IGZO和ZnO)、2D过渡金属硫族化合物(如TMDs，如MoS ₂ 和WS ₂ )和单硫族化合物(如InSe)，高性能p型对应物仍有待进一步探索。虽然一些2D半导体如WSe ₂ 可以用于构建p-MOS，但其性能受到相当大接触电阻的严重阻碍。最近，2Dp型元素半导体已成为理想的候选者，因为它们通常具有较小的有效空穴质量，其中一个已被广泛研究的是黑磷(bP)，而bP基场效应晶体管(FET)的场效应空穴迁移率(μ _FE )为~1000 cm ² ·V ^-1 ·s ^-1 。不幸的是，bP纳米片在环境条件下的快速降解阻碍了其进一步应用。最近重新发现的范德华(vdW)元素Te可能是另一种选择，它是由1D螺旋链通过vdW力相互六边形堆叠而成的。广泛的有趣性质，包括厚度相关的带隙，高室温空穴迁移率(>1000 cm ² ·V ^-1 ·s ^-1 )，以及优越的机械和热电性能，保证了其在先进电子和光电子领域的应用前景。

成果介绍

有鉴于此，近日， 香港大学谭超良教授，华为技术有限公司Chunsong Zhao和深圳技术大学杨鹏（共同通讯作者）等合作报道了一种前驱体限制的化学气相沉积(CVD)方法来合成单晶Se _x Te _1-x 合金纳米片 。这些纳米片具有可调谐的组分，是高性能场效应晶体管(FET)和2D反相器的理想选择。CVD方法中Se-Te框架的预形成对高结晶度Se _x Te _1-x 纳米片的生长起着关键作用。通过对Se组成的优化，得到了Se _0.30 Te _0.70 纳米片基p型FET，其开/关电流比为4×10 ⁵ ，室温空穴迁移率为120 cm ² ·V ^-1 ·s ^-1 ，比具有相同组分和厚度的热蒸发Se _x Te _1-x 高8倍。此外，本文成功地制作了基于p型Se _0.30 Te _0.70 和n型MoS ₂ 纳米片的反相器，并展示了在V _dd =3 V工作电压下增益为30的典型电压传递曲线。文章以“ Precursor-Confined Chemical Vapor Deposition of 2D Single-Crystalline Se _x Te _1-x Nanosheets for p‑Type Transistors and Inverters ”为题发表在著名期刊 ACS Nano 上。

图文导读

图1. 单晶Se _x Te _1-x 合金纳米片的生长与表征。（a）Se _x Te _1-x 纳米片的CVD生长示意图，通过将前驱体限制在部分开放的管中以产生反向流动的蒸汽混合物来实现。（b）在云母上外延生长的代表性Se _x Te _1-x 合金纳米片的光学图像。（c）不同视角下Se _x Te _1-x 合金的晶体结构。（d）直方图显示单晶合金纳米片中Se组成(x)随前驱体比例的变化(生长温度700 ℃)。（e）具有不同Se含量的Se _x Te _1-x 合金的全谱XRD图谱(x从0增加到0.48)。（f）(100)、(011)、(200)晶面间距d的变化趋势。（g）Se含量从0增加到0.48时，Se _x Te _1-x 合金纳米片的拉曼图。

石英管(I和II)放在两区常压CVD系统中(图1a)，用于合成Se _x Te _1-x 合金纳米片。具体来说，在石英管I中加入了一个部分打开的石英管II，以容纳两种前驱体材料(Se和TeO ₂ )，分别在300 ℃和600~800 ℃蒸发，然后被H ₂ /Ar载气还原生成蒸汽混合物。随着TeO ₂ 蒸发温度的升高，Se _x Te _1-x 合金的生长呈现从1D到2D的形貌转变，这可以归因于原子横向和纵向迁移速度的增加。特别是，当温度低于~600 ℃时，产品倾向于长成1D形态。当温度达到800 ℃时，这些单晶的Se _x Te _1-x 纳米片会聚集成大的团簇。因此，将前驱体的蒸发温度保持在700 ℃，以获得2D Se _x Te _1-x 合金纳米片。值得注意的是，石英管II的特殊位置创造了额外的密闭空间，允许反应蒸汽反向流动，并在气体进料过程中实现彻底的混合和预反应。随后，这些预先混合的Se/Te蒸汽混合物将通过vdW外延在云母衬底上生长成Se _x Te _1-x 合金纳米片，而缺乏受限预混通常会导致块材/厚晶体的生长，如图1a所示。与云母上的Te原子相比，Se原子的吸收能量较弱，可以解释这种不同的产物形态。单一的Se前驱体只会导致云母上不规则的Se颗粒生长。因此，在Se _x Te _1-x 合金的生长过程中，Te作为结构框架起着至关重要的作用，前驱体混合不足可能导致Se在Te表面过度成核或与Te在衬底表面竞争吸附，从而破坏框架的形成。因此，本文的简单设计有效地抑制了Se原子的外延过程，并确保了气体前驱体的混合，从而保证了Se _x Te _1-x 合金的稳定生长动力学。生长机制描述如下：在还原过程中，有限的空间保证了Se原子优先结合到Te晶格/Te链上的锚点中，而不是表面外延，从而导致稳定的反应蒸气，最终形成单晶Se _x Te _1-x 合金纳米片。TeO ₂ 被H ₂ 气体部分还原，生成挥发性Te/Te-O物质。同时，由于Se和Te晶体之间的结构相似性，Se在螺旋链中无缝地取代了部分Te原子。然后，前驱体材料通过载气向下游输送，沉积在云母衬底上，最终扩散并重新排列成排列良好的合金层。图1b描绘了Se _x Te _1-x (x=~0.3)合金纳米片的典型OM图像，其中大多数呈现出像Te一样的梯形结构，横向和纵向尺寸分别为1~5 μm和5~10 μm以上。AFM形貌显示典型的合金纳米片厚度为22.3 nm，最小厚度可达10 nm左右。Se _x Te _1-x 的结构示意图如图1c所示，显示出基本的1D螺旋链结构。由于Se原子与Te原子具有相似的晶体结构，因此Se原子可以部分取代Te原子，然后Se/Te原子与相邻原子形成共价键，维持材料的稳定性。具体来说，Se/Te的原子链扭曲成三角形(从z方向看)，然后通过vdW力与其他链相互作用，形成六边形阵列结构。

通过控制Se粉和TeO ₂ 粉在不同温度区域的质量比(图1d)，实现了不同化学组分(x=0~0.49)的Se _x Te _1-x 合金纳米片。值得注意的是，合金中Se的组成与前驱体的重量比不呈线性关系，临界值(x)约为0.5。CVD生长的合金纳米片的分布密度随着Se:TeO ₂ 重量比增大而减小。当重量比小于30时，产物主要保持纳米薄片的形貌。另一方面，随着前驱体重量比进一步增加，产物趋向于生长成较厚的纳米片和多刺簇。这种现象可以解释为Se在云母表面的成核能较低，在较高的蒸气压下不足以支持外延生长。过量的Se蒸汽会在成核点生长并与Te聚集，从而阻碍了2D纳米片的形成。这一结果证实了Te在扩散生长过程中形成骨架的关键作用。为了表征CVD合成的Se _x Te _1-x 合金纳米片的晶体质量，进一步采用了XRD表征。如图1e所示，合成的Se _x Te _1-x 纳米片(x=0~0.48)的全谱XRD显示出明显的特征峰，其中Te(x=0)的峰与参考值吻合较好。可以观察到(100)晶面的强度最高，这证实了合金沿[001]晶面扩散生长而不是垂直生长。在2θ=22.96~23.13°、27.66~28.02°和47.08~47.25°处，(100)、(011)和(200)峰的面间晶体间距d被绘制为x的函数(图1f)，以揭示变化趋势。随Se含量增加，衍射角逐渐增大，晶格常数逐渐减小。这是因为Se原子的原子半径比Te原子小。利用拉曼光谱进一步表征了纳米片的组成均匀性和跃迁特性。如图1g所示，可以明显看出，随机选择的20个不同组分Se _x Te _1-x 合金纳米片表现出相似的特征峰位置。Te(x=0)的特征峰位于93.6、122.8和142.3 cm ^-1 ，分别对应E ₁ -TO、A ₁ 和E ₂ 模式。随着Se组分增加，类Te的A ₁ 和E ₂ 模式逐渐向更大的波数偏移，并合并成一个宽峰。同时，类Se的E ₂ 模式开始出现在中等Se含量x=~14%时。随着Se组分进一步增加，类Se的E ₂ 模式与A ₁ 模式之间的峰值强度比也逐渐增大，表明生长良好的合金纳米片具有较高的结晶度。

图2. 单晶Se _0.3 Te _0.7 纳米片的表征。（a）Se _0.3 Te _0.7 纳米片的TEM图像和相应的元素成像。（b）Se _0.3 Te _0.7 纳米片的HRTEM图像清晰地揭示了合金纳米片的链结构。（c）Se _0.3 Te _0.7 纳米片的SAED图案。（d&e）Se 3d XPS峰和Te 3d XPS峰。（f-i）典型角度下Se _0.3 Te _0.7 纳米片的角分辨偏振拉曼结果和拟合的拉曼强度极性图。（j）角分辨偏振拉曼表征中旋转角的示意图。

采用HAADF-STEM、HRTEM和EDS进一步分析制备的Se _0.3 Te _0.7 合金纳米片的原子结构形貌和质量。通过EDS元素分析证实，Se _x Te _1-x 纳米片的平均硒含量为~0.3。如图2a所示，能谱成像清晰地显示了Se和Te元素在纳米片上的均匀分布。值得注意的是，Se原子在纵向末端表现出明显的聚集倾向，这归因于1D材料中常见分子链末端悬键的存在。图2b描绘了Se _0.3 Te _0.7 的典型原子HRTEM图像，具有可识别的螺旋链，沿[001]呈现3倍螺旋对称。计算得到(001)和(010)晶面的面间距离分别为2.19和5.6 Å。这些值比单质Te晶体对应的晶面(分别为2.2和6.0 Å)要小，这是由于Se原子以较小的原子半径部分取代所致。这一观察结果与XRD分析结果吻合较好。此外，图2c给出了合金纳米片的SAED图，显示了具有相同晶带轴的不同晶格点和旋转对称点。HRTEM图像和SAED图证实了合金纳米片的单晶性质，其主要生长方向沿[001]结晶轴。利用XPS进一步揭示了单晶合金的元素组成和化学状态。图2d中Se 3d的XPS峰分别位于55.4和54.6 eV，这一结果表明Se在合金结构中处于中等还原状态，因为预计Se ^2- 3d _5/2 低于55.0 eV，这可以归因于Se原子比Te原子具有更大的电负性。拟合的Te 3d XPS图如图2e所示，其中两个特征峰位于573.5和584.0 eV处，分别对应Te与Se键合的Te 3d _5/2 和Te 3d _3/2 轨道。利用角分辨偏振拉曼光谱进一步研究了中等厚度CVD合成的Se _0.3 Te _0.7 样品的各向异性光学性质。如图2f所示，通过半波片以30°的步长自动旋转，可以观察到特征拉曼峰强度的周期性变化。偏振从与纳米片c轴垂直(即0°)的方向(即[001])开始，如图2j所示。将旋转角度细化到10°后，不同模式对应的峰值强度随旋转角度的变化呈现明显的周期性变化。然后，将它们绘制成极坐标图(图2g-i)。很明显，E ₁ -TO和类Te A ₁ 模式的强度变化与单质Te晶体相似，在垂直于c轴的偏振方向(即0°和180°)处达到最大值。这一结果进一步证实了Se _x Te _1-x 合金在[001]晶向上的择优生长，与HRTEM图一致。同时，类Se E ₂ 振动模式受合金化Se原子的显著影响。这表现在极坐标的对称性降低，从双对称轴过渡到单对称轴，而最大值发生在约45°。

图3. 基于Se _x Te _1-x 合金纳米片的FET的电学性能。（a）Se _x Te _1-x FET的示意图和光学图像。（b）具有不同Se组成(x=0.14，0.22和0.30)的Se _x Te _1-x 纳米片FET的转移曲线。（c）Se组分相关的场效应迁移率和开/关电流比。（d）在L _CH 为5.2 μm，W _CH 为1.5 μm，T _CH 为30.2 nm时，典型Se _0.3 Te _0.7 FET的转移曲线。（e）典型Se _0.3 Te _0.7 FET的输出曲线。（f）提取的背栅电压相关场效应迁移率。（g&h）典型器件制备后在空气中暴露一年以上时的转移曲线和提取的场效应迁移率。（i&j）沟道厚度增加的20个Se _0.3 Te _0.7 FET的开/关电流比和场效应迁移率的统计性能总结。

利用CVD合成的Se _x Te _1-x 合金纳米片的高结晶度，通过干法转移构建了基于Se _x Te _1-x 的背栅FET。此外，采用表面钝化的h-BN纳米片来减少界面散射和陷阱。Se _x Te _1-x /h-BN基FET的示意图如图3a所示，其中Au(~40 nm)作为接触金属，重掺杂Si作为背栅。图3b描述了具有不同Se组分的Se _x Te _1-x 晶体管的转移特性。随着Se组分增加，晶体管的开/关电流比从10 ² 显著提高到10 ⁵ 。相比之下，导通电流密度下降不到一个数量级。本文还统计分析了合金组分相关的空穴迁移率和开/关电流比，如图3c所示。可以得出结论，Se _x Te _1-x FET在Se组分为~0.3时具有最佳开/关电流比和空穴迁移率之间的权衡。基于以上分析，本文选择了Se _0.3 Te _0.7 合金纳米片作为构建高性能p型FET的沟道材料。该器件的转移曲线如图3d所示，具有典型的p型输运特性。施加负背栅电压后，空穴会在沟道中积累，产生较小的电阻，而在正背栅电压下，空穴会耗尽，产生较大的电阻。当沟道偏置为-500 mV时，Se _0.3 Te _0.7 FET的开关电流比达到4×10 ⁵ ，导通电流接近10 μA·μm ^-1 。Se _0.3 Te _0.7 FET的这种电子性能可以通过带隙工程来解释。由于其极窄的带隙(约0.3 eV)，薄膜很难被电子耗尽。然而，与Se合金化后，Te的带隙可以有效地调谐。此外，高晶体质量可以同时实现强光吸收和低暗电流，因此在未来构建先进电子学和光电子学方面具有巨大潜力。如图3e所示，在不同栅极电压下，沟道电流随偏置电压绝对值线性增加，说明Au电极与Se _0.3 Te _0.7 沟道实现了良好的接触。在V _ds =-0.1 V时，计算出Se _0.3 Te _0.7 FET的场效应空穴迁移率峰值为120 cm ² ·V ^-1 ·s ^-1 (图3f)。此外，本文还揭示了合金基晶体管优异的空气稳定性。重新测试了Se _0.3 Te _0.7 基晶体管暴露在空气中一年多后的电性能，结果如图3g和h所示。在没有刻意封装的情况下，沟道厚度为30.2 nm的Se _x Te _1-x FET没有表现出明显的性能下降，并且观察到轻微的阈值电压(V _th )移动可以通过分子(例如H ₂ O)吸附来解释。如图3i和j所示，Se _0.3 Te _0.7 FET的场效应空穴迁移率随着沟道加厚逐渐增加(从~50 cm ² ·V ^-1 ·s ^-1 增加到大于200 cm ² ·V ^-1 ·s ^-1 )，而开关电流比从10 ⁵ 下降到10 ³ 。这些厚度相关的输运行为在层状材料中很常见，通常归因于层间耦合和屏蔽效应。总的来说，与物理气相沉积(PVD)制备的多晶Se _0.32 Te _0.68 薄膜相比，CVD合成的单晶Se _0.3 Te _0.7 纳米片的空穴迁移率提高了7到8倍，开关电流比提高了2个数量级。这些增强可归因于消除了晶界，显著降低了缺陷密度，从而减少了散射和局部应力，最终增强了空穴输运行为。虽然Se _x Te _1-x 合金纳米片的空穴迁移率不如Te纳米晶体，但它仍然具有竞争力，甚至优于MoS ₂ 等n型2D半导体。此外，载流子迁移率和开/关电流比之间良好的性能平衡将促进其在高性能电子和光电子制造中的发展。

图4. 基于Se _0.3 Te _0.7 和MoS