来源：内容来自雷锋网，谢谢。
半导体公司 GlobalFoundries 最近公布了有关其 7nm 制造工艺的细节。正如去年 9 月的公告指出，它将拥有多代 7nm FinFET 制造工艺，其中包括使用 EUV 技术的先进制造工艺。GlobalFoundries 宣布，其 7LP 技术将拓展到三代，使客户能够生产面积为 700mm² 的芯片。据悉，首批采用 7LP 工艺的芯片将于 2018 年下半年开始试产。
7 nm DUV
GlobalFoundries 首先重申了其第一代 7nm 制造工艺的细节。该工艺用到了深紫外线（DUV）光刻法，氟化氩准分子激光器工作的波长为 193nm。相比它现有的 14LPP 工艺，7nm 工艺在功率和晶体管数量相同的前提下，可以带来 40% 的效率提升；或者在频率和复杂性相同的情况下，将功耗降低 60%。
GlobalFoundries 目前正在重点尝试两种方法——门控制和降低电压，来降低芯片的功耗。采用 7LP 工艺的芯片将支持 0.65-1V 的电压，这一数值低于采用 14nm 工艺的芯片。此外，7LP 芯片还拥有更加丰富的门控制功能。
7LP 工艺在压缩成本和缩小尺寸两方面取得的进展不甚匹配。一方面，与 14LPP 工艺相比，7 nm DUV 可将芯片尺寸缩小超过 50%。考虑到后者采用的是 20nm 后段制程互联线系统，这并不出人意外。但由于 7 nm DUV 涉及多层，要求 3-4 重图形；GlobalFoundries 表示，根据不同应用场景，7 nm DUV 只能将芯片功耗降低 30-45%。
GlobalFoundries 之所以将其 7nm 工艺称作 7LP，是因为它定位于高性能应用，而不仅仅是智能手机的 SOC 芯片，这与台积电探索 7nm 工艺的方向不同。GlobalFoundries 旨在用 7LP 技术生产包括用于高性能计算的 CPU、GPU、移动 SoC，以及用于航空航天、国防和汽车的高性能芯片。这意味着，除了提高晶体管密度（主流设计高达 1700 万门 / mm2）和频率，GlobalFoundries 还需要将 7LP 芯片的最大尺寸，从目前的 650mm² 提升到约 700mm²。而事实上，芯片的最大尺寸受到很多工具的限制。
GlobalFoundries 几个季度前就开始用 7nm 工艺为客户制造测试晶片了。它的客户正在使用这些芯片，而它则计划于 2018 年初将芯片推向量产。
GlobalFoundries 的客户目前使用的是 0.5 版本的 7nm 工艺制程设计套件（PDK），今年晚些时候，它将发布接近最终版本的 v. 0.9 版 PDK。值得注意的是，像 AMD 这样的大客户并不需要 GlobalFoundries 的最终版本 PDK，就能将 CPU 和 GPU 的开发工作进展到一定节点。因此，GlobalFoundries 谈到计划将 7nm 工艺商用时，指的主要是 fabless 供应商等早期采用者。
除了 PDK，GlobalFoundries 的 7LP 平台还针对 ARM CPU IP、高速 SerDes（包括 112G），2.5D/3D 封装选项，准备了丰富的许可文件包。对于大客户，GlobalFoundries 已经准备好了于 2018 年将 7nm DUV 工艺商用化。
Fab 8 已经为 7LP 做好了准备
说到量产，今年早些时候，GlobalFoundries 曾宣布计划扩充 Fab 8 的产能。目前 Fab 8 的晶圆月产能约为 60000 片，它希望扩充产能后，14LPP 的产量能增加 20%。
GlobalFoundries 的扩张计划并不包括扩张厂房，这意味着它打算通过安装更加先进的扫描仪来增加产能。GlobalFoundries 没有公开它使用的设备的细节，但可想而知，拥有更高输出以及更强覆盖和聚焦性能的新型扫描仪，也将在量产基于 4 重图像的 7nmDUV 时起到选择层的作用。
除了更先进的 ASML TWINSCAN NXT DUV 设备，GlobalFoundries 还计划于今年下半年在 Fab 8 中安装两台 TWNSCAN NXE EUV 扫描仪。这一点事关重大，因为目前晶圆厂尚未使用 EUV 工具。另外，由于光源等方面的原因，EUV 设备要比 DUV 设备占据更大的空间。
EUV：仍存在许多问题
超薄工艺中多重图像技术的运用，是芯片制造行业需要使用 13.5nm 极紫外波长光刻的原因之一。芯片制造行业一直以来致力于开发适用于量产的 EUV 工具，虽然最近取得了重大进展，但 EUV 尚未实现规模化。这正是 GlobalFoundries 对多代 EUV 采取谨慎态度的原因。必须牢记一点，GlobalFoundries 并未对其 7nm 工艺的迭代正式命名，它只谈到了 “兼容 EUV 的 7LP 平台”。因此，本文中对 7nm 工艺的分代，只是为了方便大家理解。
据了解，ASML 已经开发了几代 EUV 扫描仪，并展示了功率为 205w 的光源。最新升级的 TWINSCAN NXE 扫描仪可用性已经超过了 60%，根据 GlobalFoundries 的说法，达到了可以开始部署的水平。TWINSCAN NXE 扫描仪的可用性最终将提升至 90%，与 DUV 工具一致。
但与此同时，EUV 光掩模的保护膜、掩模缺陷以及 EUV 抗蚀剂方面仍然存在隐忧。一方面，目前的保护膜仅适用于每小时 85 个晶片的生产率（WpH），而 GlobalFoundries 今年的计划是达到 125WpH。这意味着现有的保护膜无法应对量产所需的强大光源。保护膜上的任何缺陷都可能对晶片造成影响，并显著降低产量。英特尔公司此前展示了可以承受超过 200 次晶圆曝光的胶片光掩模，这些胶片何时可以量产目前还不得而知。另一方面，由于抗蚀剂的缺失，大功率光源需要符合要求的直线边缘粗糙度（LER）以及均匀的局部临界尺寸（CD）。
第一代 7 nm EUV 技术：提高产量，缩短周期
鉴于以上担忧，GlobalFoundries 将开始为选择层插入 EUV，以减少多重图像的使用（如果可能的话，彻底消除四重图像），从而提高产量。目前，它尚未透露将于何时开始使用 EUV 工具进行生产，只说要等到 “准备就绪” 以后。不过看起来 EUV 工具难以在 2018 年以前准备就绪，因此猜测 GlobalFoundries 最早也要到 2019 年才会使用 EUV 技术是合乎逻辑的。
这样的做法很有意义，因为它使得 GlobalFoundries 能够提高客户的产品，并进一步了解，如何将 EUV 应用于量产。在最理想的情况下，GlobalFoundries 将可以使用 7nm EUV 技术生产针对 7 nm DUV 设计开发的多重图像芯片。但是，应该牢记两点。 首先，半导体开发商每年都会发布新产品。 第二，GlobalFoundries 最早也要在发布首款 7nm DUV 芯片几个季度后，才会将 EUV 工具插入生产流程。因此，GlobalFoundries 生产的首款基于 EUV 的芯片极有可能是全新设计，而非原本采用全 DUV 工艺制造的芯片。
第二代 7nmEUV 工艺：更高的晶体管密度
GlobalFoundries 何时将推出下一代 7nm EUV 工艺，取决于行业能够多快解决 EUV 掩模、保护膜、CD 均匀性以及 LER 等方面的挑战。
GlobalFoundries 的第二代 7nm EUV 制造技术，将具备更好的 LER 和分辨率。它希望借此实现更高的晶体管密度、更低的功耗以及更高的性能。尽管这项工艺背后的技术仍带有实验性质，但 GlobalFoundries 也没有说何时能够解决面临的问题以及向客户提供合适的服务。
最后，第 3 代 7LP 可能会引入新的设计规则，以实现更小的尺寸、更高的频率和更低的功耗。我希望向这一代技术的过渡能够与 IC 设计人员无缝对接。毕竟，绝大多数设计人员仍在使用 DUV。唯一不确定的是，GlobalFoundries 是否需要在 Fab 8 中安装 TWINSCAN NXE 扫描仪，用于第二代 7 nm EUV 工艺。
5nm EUV：可调节栅极 - GAA FET
GlobalFoundries 公布 7LP 平台计划的前一周，IBM 和它研究联盟的伙伴（GlobalFoundries 和 Samsung）展示了一片采用 5nm 工艺制造的晶圆。晶圆上的 IC 是用硅纳米片晶体管（也称 GAA FET）构建的，它们看起来未来还可以用于构建半导体模块。当然，最大的问题是要等到什么时候。
由 IBM、GlobalFoundries 和 Samsung 开发的 GAA FET 技术，以每个晶体管四个门的方式堆叠硅纳米芯片。GAA FET 技术的关键点在于纳米芯片的宽度可以在单件制造过程或设计阶段进行调节，从而微调芯片的性能和功耗。IBM 声称，相比 10nm 工艺，5nm 工艺在相同功耗和复杂性的前提下能够带来 40% 的性能提升，或者在相同频率和复杂度的条件下，降低 75% 的功耗。但必须牢记一点，尽管 IBM 加入了研究联盟，但它的公告并不能反映 GlobalFoundries 和三星研发制程工艺的真实进度。
IBM、GlobalFoundries 和三星声称，它们使用 EUV 对 GAA FET 进行了调整。这是合乎逻辑的，因为这三家公司在 SUNY 理工学院的 NanoTech 综合大楼使用 ASML TWINSCAN NXE 扫描仪进行了研发工作。从技术上来说，假设能够得到正确的 CD、LER 和周期等，用 DUV 设备生产 GAA FET 是可行的。不过 5nm 工艺设计对 EUV 工具的依赖程度还有待观察。
研究联盟的三大成员都没有谈到 5nm 量产的时间框架，但外界普遍认为，5nm EUV 最早也要到 2021 年。
几点看法
总而言之，根据最近发布的一系列公告，EUV 技术看起来越来越有可能走出实验室，投入批量生产。就在刚刚过去的几周，GlobalFoundrie 和它的两家合作伙伴就 EUV 技术发布了几个公告，声称它是未来的一部分，但这并不意味着他们没有 B 计划——多重图像方案。目前来看，EUV 技术是它们中期计划的一部分，而非长期计划。尽管如此，没有人能够说出 EUV 投入量产的最终日期，我们唯一知道的就是要等到 “准备就绪以后”。
正如 GlobalFoundries 之前所说，将 EUV 设备插入其制造流程是一个循序渐进的过程。它计划于今年安装两台扫描仪，用于接下来几个季度的量产，但除此之外并未宣布更多信息。尽管 EUV 技术前景一片光明时，但相关技术却还没有成熟，而且目前没人知道它何时才能满足量产所需的必要指标。
说到 7LP 平台，有趣的是，尽管 7LP 平台支持超低电压（0.65 V），且能够胜任移动应用；GlobalFoundries 却主要定位于高性能应用，而不是像其他芯片厂商一样，定位于移动 SOC。从性能 / 功率 / 芯片面积角度来看，尽管 7LP 制造工艺看起来相当有竞争力，但 GlobalFoundries 的合作伙伴将如何运用该技术还有待观察。
今天是《半导体行业观察》为您分享的第1318期内容，欢迎关注。
摩尔邀请您加入精英微信群
你好，感谢长期对半导体行业观察的关注和支持！为了方便各位精英专家交流，我们组建了一些专业、微信交流群，欢迎你加入，我们还会邀请在摩尔直播App做过技术和行业分享的100+技术大牛入群和大家交流。加群方法： 长按二维码，加群主为好友，填写加群需求信息，拉你入群。（微信限制每天好友添加数量只有300人，请耐心等待）
地域群：
上海、深圳、北京、江苏.浙江、西安、武汉、成都.重庆、合肥、厦门.晋华、大连、台湾、新加坡、日本.韩国、美国、欧洲、摩尔直播学习群。
专业群：
模拟射频设计、EDA.IP、数字芯片设计、模拟混合信号设计、版图Layout、数字PR.验证、晶圆制造Fab、设备EE、半导体材料、半导体设备、封装测试、半导体投资、市场销售、AE.FAE、嵌入式开发、实习交流、采购.IC代理
专业微信群规则：
1. 专业、高效交流，建议进群请修改群昵称，格式：公司或学校+职位或专业+中文或英文，请服从群主管理，如果多次违规会被请出交流群；
2. 原则上每人加不超过3个群，精彩讨论内容，群主会负责在不同群同步，既然加了群，请大家尽量置顶群，积极参与群讨论；
3. 群里聊天讨论仅限半导体专业内容，杜绝专业无关内容，特别是养生、拉票、微商等内容，严格禁止，为自己公司打广告以不引起群友反感为限；
4. 前100人免费，超过100人后，新进群者发新人红包，金额随意，讨个彩头。群友每增加100人，群主发群红包庆祝，金额等于群友人数。
关注微信公众号 半导体行业观察，后台回复关键词获取更多内容
回复 雄心，看《苹果的芯片帝国雄心》
回复 张汝京，看《中国半导体教父张汝京的“三落三起”》
回复 国产，看《国产手机崛起背后的最大受益者》
回复 ASR，看《ASR收购Marvell MBU背后：一段有关RDA的爱恨情仇》
回复 IC，看《一文看懂 IC 产业结构及竞争关系》
回复 展会，看《2017最新半导体展会会议日历》
回复 投稿，看《如何成为“半导体行业观察”的一员 》
回复 搜索，还能轻松找到其他你感兴趣的文章！
【关于转载】：转载仅限全文转载并完整保留文章标题及内容，不得删改、添加内容绕开原创保护，且文章开头必须注明：转自“半导体行业观察icbank”微信公众号。谢谢合作！
【关于征稿】：欢迎半导体精英投稿（包括翻译、整理），一经录用将署名刊登，红包重谢！签约成为专栏专家更有千元稿费！来稿邮件请在标题标明“投稿”，并在稿件中注明姓名、电话、单位和职务。欢迎添加我的个人微信号 MooreRen001或发邮件到 [email protected]
点击阅读原文加入摩尔精英
