重塑产业链价值｜新思科技发布业界首个数字化硅生命周期管理平台
新思科技（Synopsys）近日正式推出业界首个以数据分析驱动的硅生命周期管理（SLM）平台，该平台能够实现对SoC从设计阶段到最终用户部署的全生命周期优化，此举旨在扩大公司在整个设计生命周期中的行业领导地位。SLM平台与新思科技市场领先的Fusion Design（融合设计）工具紧密结合，将在整个芯片生命周期提供关键性能、可靠性和安全性方面的深入分析。这将为SoC团队及其客户带来全新高度的视角，提升其在设备和系统生命周期的各个阶段的实现优化操作的能力。
新思科技收购芯片内监控技术领导者Moortec，加速SLM平台扩展
新思科技（Synopsys）于11月11日宣布收购芯片内监控解决方案专家Moortec。该公司在工艺、电压和温度（PVT）传感器领域处于领先地位，其传感器为新思科技近期推出的硅生命周期管理（SLM）平台（点击此处获取SLM平台更多信息）提供了关键组件。这些环境传感器所提供的数据对于正确理解芯片性能活动至关重要，并允许SLM平台的分析引擎在半导体生命周期的每个阶段实现更详细、更精确的优化，从设计实施到制造、生产测试、组装、最后到现场操作。
用于GF 12LP+解决方案的DesignWare IP核产品组合来啦！
新思科技（Synopsys）近日宣布与GLOBALFOUNDRIES®（GF®）开展合作，开发用于GF 12LP+ FinFET解决方案的广泛DesignWare® IP核产品组合，该IP核产品组合包括USB4/3.2/DPTX/3.0/2.0、PCIe 5.0/4.0/2.1、Die-to-Die HBI、112G USR/XSR、112G Ethernet、DDR5/4、LPDDR5/4/4X、MIPI M-PHY以及模拟到数字转换器和一次性可编程（OTP）非易失性存储器（NVM）IP核。经优化的DesignWare IP核可满足GF 12LP+解决方案中云计算和AI芯片对高带宽内存吞吐量和高性能连接的需求。此次合作是两家公司长期成功合作中的又一重要里程碑。
新思科技汽车级解决方案助力高性能机器学习，加速MLSoC平台开发
新思科技（Synopsys）近日宣布与SiMa.ai开展合作，将其机器学习推理技术大规模引入嵌入式边缘设备。此次合作，SiMa.ai将采用新思科技的DesignWare® IP核、Verification Continuum®平台和Fusion Design Platform™进行MLSoC™开发。MLSoC是针对自动驾驶、监控和机器人等特殊计算机视觉应用而特地设计的平台。
新思科技荣获TSMC四项“开放创新平台合作伙伴奖”
新思科技（Synopsys）近日宣布荣获台积公司（TSMC）颁发的四项2020年度OIP（开放创新平台）IP和EDA解决方案年度合作伙伴大奖，充分彰显了新思科技在下一代片上系统（SoC）和3DIC设计支持方面的卓越贡献。这些奖项肯定了新思科技在高质量介面IP、3奈米设计基础架构联合开发、3DIC设计生产率和具有高度扩展性的云上时序签核解决方案方面的成就。
新思科技（Synopsys）近日宣布与Nestwave达成合作，将Nestwave的软核GPS导航IP与新思科技的DesignWare® ARC®物联网通信IP子系统相结合，形成一个可集成到物联网调制解调器中的完整的低功耗全球导航卫星系统(GNSS)解决方案。基于这项合作，开发者无需额外购买专用的GNSS芯片即可获得一个适用于电池供电设备的高效节能、高精度GPS解决方案。2020年新思科技ARC处理器虚拟峰会对这款由双方合力打造的解决方案进行了演示和介绍。
新思科技（Synopsys）近日宣布推出业界最全面的虚拟原型解决方案，以加快电力电子系统从概念到电子部件验证再到大型复杂系统的设计速度。SaberEXP作为该解决方案的一部分，可为电源设备（如电源转换器和电机驱动器）早期设计提供快速的仿真收敛和更高的生产力，并可向SaberRD提供无缝输出流程（SaberRD是新思科技面向高精度大型系统设计行业领先的电力电子工具）。
7nm工艺、594亿个晶体管，大规模IPU芯片一次性流片成功的王牌武器 - ICCII
新思科技（Synopsys）近日宣布，其行业领先的IC Compiler™ II布局布线解决方案成功协助Graphcore实现第二代Colossus MK2 GC200智能处理单元（IPU）芯片的一次性流片成功。该IPU采用了业界先进的7nm工艺技术，集成594亿个晶体管。新思科技IC Compiler II拥有针对AI硬件设计的超高容量架构和创新技术，其RTL-to-GDS流程与最先进的功耗优化能力，以及PrimeTime®延迟计算器等嵌入式黄金签核技术，为Graphcore设计团队提供了优越的PPA和最快的设计收敛时间，从而加快了Graphcore大规模AI处理器设计的实现。
