👋大家好
我是勤奋的小新
庚子年，我真的很努力💪
一共po了230篇文章
📝
差点被自己感动哭😭
今日突发灵感💬
我要给技术文章排个序🔝
看看都谁能站上领奖台🏆
话不多说了
安排！
冠军
7nm工艺、594亿个晶体管，大规模IPU芯片一次性流片成功的王牌武器 – ICCII
新思科技（Synopsys）近日宣布，其行业领先的IC Compiler™ II布局布线解决方案成功协助Graphcore实现第二代Colossus MK2 GC200智能处理单元（IPU）芯片的一次性流片成功。该IPU采用了业界先进的7nm工艺技术，集成594亿个晶体管。新思科技IC Compiler II拥有针对AI硬件设计的超高容量架构和创新技术，其RTL-to-GDS流程与最先进的功耗优化能力，以及PrimeTime®延迟计算器等嵌入式黄金签核技术，为Graphcore设计团队提供了优越的PPA和最快的设计收敛时间，从而加快了Graphcore大规模AI处理器设计的实现。
亚军
芯课程 | 十分钟让你爱上VIP-此VIP非彼VIP
VIP，即Verification IP，它是IP的一种，其本质是Testbench。VIP的主要作用是验证DUT。那VIP与用户在项目中自己编写的Testbench有什么区别呢？它存在的价值又是什么呢？它到底值不值得你拥有呢？注册回看本期在线课程，我们将会解答你心中的疑惑。
全球嵌入式智能驾驶计算平台领跑者黑芝麻智能科技（Black Sesame Technologies），其最新发布的华山二号（A1000）芯片采用新思科技车规级IP核、HAPS原型验证解决方案及ZeBu业界最快的硬件仿真系统，可支持L3及以上级别自动驾驶，实现国产智能驾驶芯片又一重大突破。
随着5G、人工智能和汽车电子技术的大爆发，以及高性能计算、边缘计算、物联网和存储芯片的高速发展，芯片验证的复杂程度与日俱增，对软硬件系统协同开发需求也越来越急迫。业界最快最稳定的ZeBu Server，结合新思科技验证工具链给用户提供各种强大的解决方案和调试手段，支持各种高附加值的Use Case，诸如IP/SOC级的OS Boot和固件、驱动开发、全芯片RTL验证、性能和功耗分析、验证加速、软硬件混合仿真以及系统级Validation，加速验证收敛和项目开发。注册后可回看本期在线课程。
新思科技推出RTL Architect加速设计收敛周期
新思科技(Synopsys)近日宣布推出创新产品RTL Architect™，该产品可将设计周期在RTL中向左推移(shift left)有助于加快设计收敛周期。RTL Architect是业界首个物理感知RTL设计系统，可将芯片设计周期减半，并提供卓越的结果质量(QoR)。
官宣！新思科技发布最广泛基于台积公司5nm制程的IP组合
新思科技（Synopsys）近日宣布推出基于TSMC 5nm制程的业界最广泛的高品质IP组合， 用于高性能计算片上系统（SoC）的开发。基于台积公司制程技术的DesignWare® IP核组合，包括最广泛使用的高速协议接口IP和基础IP，用于加速高端云计算、AI加速器、网络和存储应用的片上系统开发。新思科技市场领先的DesignWare IP核和台积公司5nm制程的结合，使设计人员能够满足设计性能、功耗和面积要求，同时降低集成风险。
新思科技（Synopsys）近日宣布，Graphcore采用新思科技基于Verdi®调试的VCS®仿真解决方案，验证其最近推出Colossus™ GC200智能处理单元(IPU)，该产品足以改变行业游戏规则。Graphcore的第二代IPU是有史以来最复杂的微处理器，拥有594亿个晶体管和1472个独立处理器内核。VCS使Graphcore能够在其大规模平行IPU设计中显著提高仿真吞吐量，特别是针对机器智能(Machine Intelligence)工作负载。
芯课程 | 解析RTL Architect如何成为探索芯片最优设计方案的捷径
日益复杂的芯片设计正将实现工具推至极限，Synopsys的前沿创新科技RTL Architect以Shift-Left设计理念为驱动，为业界首个多维助力RTL设计收敛系统，能显著缩短芯片设计周期、降低物理实现风险。其独有的关键技术赋能芯片设计的全流程-高速实现预测引擎能快速验证RTL的品质及RTL更改对功耗、性能、面积、拥塞等影响，也有助快速搭建最佳的物理实现方案；而先进的交互式分析机制、自动布图规划、RTL重组、RTL级功耗分析等技术，能帮助设计者快速提升RTL关键质量指标，为其后续物理实现提供更高的起点；轻松获取更高的PPA收益。
