专栏名称: EDN电子技术设计
EDN China电子技术设计为电子设计工程师和设计经理人提供前沿深度的电子资讯、设计实例应用方案。
目录
相关文章推荐
泉安安海在线  ·  泉州刚刚发布:延长至2月28日! ·  昨天  
开发者全社区  ·  大S走了,两任老公争遗产式撕逼表演 ·  昨天  
开发者全社区  ·  恒大歌舞团团长嫁人了 ·  昨天  
开发者全社区  ·  网传大S去世前三天的超详细节 ·  昨天  
鸿洋  ·  ActivityTaskManagerSer ... ·  昨天  
51好读  ›  专栏  ›  EDN电子技术设计

蓝牙设备电路的PCB设计指南

EDN电子技术设计  · 公众号  ·  · 2024-10-31 17:36

正文

本文是基于ST公司SOC的蓝牙设备的PCB设计指南,其实不仅适用于蓝牙产品的布局布线,对于其他电路设计的PCB规划也具有很好的参考经验价值。

BlueNRG 系列是符合蓝牙规范的超低功耗 Bluetooth® Low Energy(BLE)器件。
BlueNRG-LP、BlueNRG-LPS 是一款采用 Cortex-M0+微控制器, 且符合蓝牙规范 v5.x 的超低功耗 Bluetooth low energy(BLE)2.4 GHz 射频收发器。BlueNRG-LP、BlueNRG-LPS 适用于实现符合蓝牙低功耗 SIG 规范的应用。
一、参考原理图
图 1. BlueNRG-LP QFN48 应用板原理图

图 2. BlueNRG-LP WLCSP49 应用板原理图

图 3. BlueNRG-LPS QFN32 应用板原理图
二、两层或多层应用板
设计应用板时可采用不同的方法:
  1. 两层解决方案
  2. 多层解决方案

  • 两层解决方案
如果可以在两层板上布所有的走线且需要价格较低廉的解决方案,可以设计两层应用板。
图 4. 两层应用板层叠
建议板厚为 600 μm 或以下。两层板的设计厚度不应超过 800 μm。
两层板必须如下分布:
  1. 顶层:用于 RF 信号和走线
  2. 底层:用于在 RF 区域下方接地以及其他部位的走线。

两层解决方案适用于 QFN 封装。
  • 多层解决方案
如果在两层板上无法布置所有走线和/或对便宜的解决方案没有要求,则可设计多层应用板。例如,WLCSP封装即适用上述情况,建议使用四层或四层以上解决方案。见图 5. 四层应用板层叠。
图 5. 四层应用板层叠
这种分布通常适合较厚的板(1.6 mm)。尽管如此,具体还应视所选的技术而定,比如选择 WLCSP 封装时,需要较薄的板。
四层/多层板必须如下分布:
  1. 顶层:主要用于 RF 信号和走线
  2. 接地层:用于在 RF 区域下铺地
  3. 中间层和底层:用于布局低频的走线

三、BlueNRG-LP/LPS 匹配网络
以下原理图展示了建议的匹配网络。此图提供了确保 Tx 和 Rx 性能的最佳阻抗,并在 Tx 功率高达 BlueNRGLP、BlueNRG-LPS器件可实现的最高水平时,确保谐波滤除。它由两个级联的 pi 网络组成,其中配有用于抑制二次谐波的陷波滤波器,其可以通过调整 C2 的容值来调谐。务必将电容 C5 放置到末端,用以切断任何直流电流。
BlueNRG-LP 和 BlueNRG-LPS 的最佳阻抗为 40 Ω,此阻抗可以实现 Tx 和 Rx 性能平衡。匹配网络将此最佳阻抗转换为 50 Ω。
可以采用具有覆层焊盘的两个电阻,作为天线或布置在板上的同轴连接器的选择器,从而避免可能导致网络失调的短截线。
通常可以预见用于天线匹配的 pi 网络,此网络可用以补偿周围材料等失调因素。
图 6. BlueNRG-LP/LPS 匹配网络原理图
参考匹配网络布局如下所示,另外还提供了一些布置建议。
  • 使用共面波导结构
  • 强烈建议第一个分流电容尽可能靠近 RF 引脚,并隔离 GND 焊盘与顶层接地。将其连接到内层,以改进谐波抑制
  • 必要时,逐渐缩减从 RF 引脚到第一个分流电容的走线,尽可能减小走线宽度的不连续性。
  • 将至少一个 GND 过孔置于各电容接地焊盘附近。沿 RF 路线布设过孔
  • 使用 0201 或 0402 SMD 组件
  • 确保匹配网络后面的传输线是 50 欧姆阻抗。

图 7. BlueNRG-LP/LPS 匹配网络布局
四、布局建议
以下提供了基于 BlueNRG-LP 和 BlueNRG-LPS 开发产品过程中应遵循的布局建议。
  • 将电源去耦电容尽可能置于 VDD 引脚附近,以减少寄生效应。务必首先布置最小的电容。尽可能将多个过孔置于去耦电容的接地焊盘附近
  • 务必确保 RF 部位和去耦电容下方的接地平面不间断,以保证最短的高频电流回路
  • 使用 SMPS 时,必须注意外部组件布局,以尽可能减少噪声以及与 RF 线路的不必要耦合
  • 通过布置尽可能多的拼接过孔,有效减小不同层的接地覆层之间的串联寄生电感
  • 沿应用板的边缘布置一圈拼接过孔,以减少因边缘场导致的辐射
  • 确保 QFN48 和 QFN32 的裸露焊盘与其他接地层建立理想连接。使用至少 4x4 矩阵的接地过孔(参考图8.BlueNRG-LP QFN48 裸露焊盘)
  • 高速外部晶体位置应尽可能靠近 OSCIN 和 OSCOUT 引脚,以大幅减小电线寄生电容和频移
  • 避免任何走线置于高速晶体下方以及靠近 OSCIN 和 OSCOUT 引脚
  • 无需高速晶体外部负载电容。利用由固定电容 + 6 个二进制加权,可切换电容组成的内部调谐网络进行调频。负载电容的有效范围可通过内部寄存器进行编程。可编程寄存器和电容器范围见 BlueNRG-LP、BlueNRG-LPS 数据手册
  • 如可能,在内层走大部分走线。

图 8. BlueNRG-LP QFN48 裸露焊盘
五、BlueNRG-LP/LPS 布局示例
本节提供了带有外部组件的 BlueNRG-LP 和 BlueNRG-LPS 器件的不同封装布局。提议的布局涵盖两层板和四层板。
图 9. BlueNRG-LP QFN48 - 2 层
图 10. BlueNRG-LPS QFN32 - 4 层
图 11. BlueNRG-LPS QFN32 - 2 层
  • BlueNRG-LP WLCSP 走线
BlueNRG-LP WLCSP 的布局比 QFN 更加复杂。BlueNRG-LP 需要四层来传输所有信号。根据制造能力和成本,可以使用更多层、不同的技术和 PCB 级别。
以下提供了焊盘层叠微型过孔的解决方案。
最大微型过孔长宽比为 1:1。以 100 um 过孔尺寸为例,厚度 400 um 的应用板可以构建如下所示的层叠过孔。
应用板越厚,则需要更高级的 HDI 技术。
当应用不需要走所有信号时,一层微型过孔即可,从而降低板的成本。






请到「今天看啥」查看全文


推荐文章
泉安安海在线  ·  泉州刚刚发布:延长至2月28日!
昨天
开发者全社区  ·  大S走了,两任老公争遗产式撕逼表演
昨天
开发者全社区  ·  恒大歌舞团团长嫁人了
昨天
开发者全社区  ·  网传大S去世前三天的超详细节
昨天
经典人生感悟  ·  心凉了,怎么热?
7 年前